(19) 日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-15575

(P2002-15575A) (43)公開日 平成14年1月18日(2002.1.18)

503 1:33 - 47600

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

G 1 1 C 11/407

11/403

G11C 11/34 36

3 6 2 S 5M024

363 M

審査請求 未請求 請求項の数12

OL

(全58頁)

(21)出願番号

特願2001-113443 (P2001-113443)

(22) 出願日

平成13年4月12日(2001.4.12)

(31)優先権主張番号

特願2000-131260 (P2000-131260)

(32)優先日

平成12年4月28日(2000.4.28)

(33)優先権主張国

日本(JP)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1

号

(72)発明者 松崎 康郎

神奈川県川崎市中原区上小田中4丁目1番1

号 富士通株式会社内

(74)代理人 100094525

弁理士 土井 健二 (外1名)

Fターム(参考) 5M024 AA49 AA79 BB22 BB39 DD83

EE05 JJ02 JJ32 PP01 PP02


PP03 PP07

(54) 【発明の名称】自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置

(57)【要約】

【課題】通常状態において、メモリコントローラからの コマンド供給なくても、内部で自動的にリフレッシュ動 作を実行することができるメモリ回路を提供する。

【解決手段】リフレッシュが必要なメモリ回路において、クロックに同期してコマンドを受信し内部に第1の内部コマンドを生成する第1の回路(11)と、所定のサイクルで内部に第2の内部コマンド(リフレッシュコマンドREF)を生成する第2の回路(20)とを有することを特徴とする。そして、内部回路が、第1の内部コマンド(RD)、WR)に従って対応する内部動作をクロック同期動作で実行し、第2の内部コマンド(REF)が発行されると、第2の内部コマンドに対応する内部動作と、第1の内部コマンドに対応する内部動作と、第1の内部コマンドに対応する内部動作とが1の内部コマンドに対応する内部動作とをクロック非同期動作で順次実行する。これらの動作の切り替えは、制御回路(14)が行う。これにより、リフレッシュタイマがリフレッシュタイミング信号を発生した時に、リフレッシュ動作を外部コマンド動作に割り込ませることが可能になる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】リフレッシュ動作を必要とするメモリ回路 において、

メモリセルを有するメモリコアと

クロックに同期して供給されたコマンドを受信し内部に 第1の内部コマンドを生成する第1の回路と、

前記クロックサイクルより大きい所定のリフレッシュサ イクルで、内部にリフレッシュコマンドを生成する第2 の回路と、

前記第1の内部コマンドに従って、対応する制御をクロ 10 ック同期動作で実行し、前記リフレッシュコマンドが発 行されると、当該リフレッシュコマンドに対応する制御 と、前記第1の内部コマンドに対応する制御とをクロッ ク非同期動作で順次実行するメモリ制御回路とを有する ことを特徴とするメモリ回路。

【請求項2】請求項1において、

前記第1の回路は、前記供給コマンドに対応する前記第 1の内部コマンドを保持し、

前記メモリ制御回路は、動作サイクル終了時に内部コマ ンド受付信号を生成し、当該内部コマンド受付信号に応 20 答して、前記第1の内部コマンドまたはリフレッシュコ マンドを受け付け、対応する制御を実行することを特徴 とするメモリ回路。

【請求項3】集積回路装置において、

クロックに同期して供給されたコマンドを受信し内部に 第1の内部コマンドを生成する第1の回路と、

前記クロックサイクルより大きい所定のサイクルで、内 部に第2のコマンドを生成する第2の回路と、

前記第1の内部コマンドに従って、対応する制御をクロ ック同期動作で実行し、前記第2のコマンドが発行され 30 ると、当該第2のコマンドに対応する制御と、前記第1 の内部コマンドに対応する制御とをクロック非同期動作 で順次実行する内部回路とを有することを特徴とする集 積回路装置。

【請求項4】リフレッシュ動作を必要とするメモリ回路 において、

メモリセルを有するメモリコアとM (M≥2) 回の外部 動作サイクルに対して、Mより多いN (M<N<2M) 回の内部動作サイクルを有するメモリ制御回路と、

リフレッシュコマンドを発生するリフレッシュコマンド 40 発生回路とを有し、

前記N回の内部動作サイクルは、前記外部動作サイクル に対応する外部コマンドを実行する第1の内部動作サイ クルと、前記リフレッシュコマンドを実行する第2の内 部動作サイクルとを有することを特徴とするメモリ回 路。

【請求項5】請求項7において、

更に、前記外部動作サイクルを画定する外部クロックに 従って、前記内部動作サイクルを画定する内部クロック を生成する内部クロック発生回路を有し、

前記外部コマンドは、前記外部クロックに同期して入力 され、前記内部動作サイクルは、前記内部クロックに同 期していることを特徴とするメモリ回路。

【請求項6】請求項4,5のいずれかにおいて、

前記メモリ制御回路は、前記リフレッシュコマンドに対 応する制御を、複数の第2の内部動作サイクルに分割し て行うことを特徴とするメモリ回路。

【請求項7】クロックに同期して動作する集積回路装置 において、

M(M≥2)回の外部動作サイクルに対して、Mより多 いN (M<N<2M) 回の内部動作サイクルを有する内 部回路を有し、

前記N回の内部動作サイクルは、前記外部動作サイクル に対応する外部コマンドを実行する第1の内部動作サイ クルと、内部コマンドを実行する第2の内部動作サイク ルとを有することを特徴とする集積回路装置。

【請求項8】リフレッシュ動作を必要とするメモリ回路 において、

メモリセルを有するメモリコアとM (M≥2) 回の外部 動作サイクルに対して、Mより多いN (M<N<2M) 回の内部動作サイクルを有するメモリ制御回路と、

リフレッシュコマンドを発生するリフレッシュコマンド 発生回路とを有し、

前記N回の内部動作サイクルは、前記外部動作サイクル に対応する外部コマンドを実行する第1の内部動作サイ クルと、前記リフレッシュコマンドを実行する第2の内 部動作サイクルとを有し、

前記リフレッシュコマンド発生回路は、前記外部コマン ドに応じて前記リフレッシュコマンドを発生することを 特徴とするメモリ回路。

【請求項9】請求項8において、

前記外部クロックの周波数が、前記外部動作サイクルよ りも高く、当該外部クロックに従って前記内部動作サイ クルを画定する内部クロックを生成する内部クロック発 生回路を有し、

前記外部コマンドは、前記外部動作サイクル以上のサイ クルで供給され、更に、前記外部クロックに同期して入 力されることを特徴とするメモリ回路。

【請求項10】請求項9において、

前記リフレッシュコマンド発生回路は、所定数の前記外 部クロックに同期して入力される外部コマンドの組み合 わせに応じて、前記リフレッシュコマンドの発生を許可 することを特徴とするメモリ回路。

【請求項11】リフレッシュ動作を必要とするメモリ回 路において、

メモリセルを有するメモリコアと

外部クロックに同期して供給されたコマンドを受信し内 部に第1の内部コマンドを生成する第1の回路と、

前記外部クロックサイクルより大きい所定のリフレッシ 50 ュサイクルで、内部にリフレッシュコマンドを生成する

第2の回路と、

前記外部クロックに同期した第1の内部動作サイクル と、当該第1の内部動作サイクルより短い第2の内部動 作サイクルとを有し、前記第1の内部コマンドに対応す る制御を前記第1の内部動作サイクルで実行し、前記リ フレッシュコマンドが発行された時、当該リフレッシュ コマンドに対応する制御と、前記第1の内部コマンドに 対応する制御とを、前記第2の内部動作サイクルで順次 実行するメモリ制御回路とを有することを特徴とするメ モリ回路。

【請求項12】リフレッシュ動作を必要とするメモリ回 路において、

メモリセルを有するメモリコアと最小外部コマンドサイ クル以上の間隔で供給される外部コマンドを受信し、内 部に第1の内部コマンドを生成する第1の回路と、 前記最小外部コマンドサイクルより長いリフレッシュサ

イクルで、内部にリフレッシュコマンドを生成する第2 の回路と、

前記最小外部コマンドサイクルより短い内部動作サイク ルで前記第1の内部コマンドに対応する内部動作を実行 20 するメモリ制御回路とを有し、

前記メモリ制御回路は、前記内部動作サイクルの終了が 前記外部コマンドのタイミングより早い場合は、当該外 部コマンドのタイミングに応答して前記第1の内部コマ ンドに対応する内部動作を実行し、前記リフレッシュコ マンドが発行されると、当該リフレッシュコマンドと前 記第1の内部コマンドに対応する内部動作を前記内部動 作サイクルで順次実行することを特徴とするメモリ回 路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダイナミック・ラ ンダム・アクセス・メモリなどの定期的にリフレッシュ 動作が必要なメモリ回路に関し、外部からのリフレッシ ュコマンドを必要とせず自動的にリフレッシュ動作を実 行し、更に外部からの動作コマンドに対応して内部動作 を髙速に行うことができるメモリ回路に関する。更に、 本発明は、外部コマンドに加えて自動的に内部でコマン ドを発生して実行することができる集積回路装置に関す

[0002]

【従来の技術】ダイナミック・ランダム・アクセス・メ モリ (DRAM) は、大容量メモリとして広く利用され ている。DRAMは、揮発性メモリであるので、リフレ ッシュ動作が必要である。

【0003】図1は、従来のメモリ回路の構成図であ る。従来のメモリ回路は、外部クロックCLKを入力し それに同期した内部クロックCLK1を生成するクロックバ ッファ10と、内部クロックCLK1に同期してコマンドを 入力するコマンドデコーダ11、アドレスを入力するア 50 給されたコマンドに応答して以前の内部動作にかかわら

ドレスバッファ12、データの入出力を行うデータ入出 カバッファ13を有する。更に、制御回路14は、コマ ンドデコーダ11が入力したコマンドCMDに応答して、 メモリコア15の動作を制御する。メモリコアの動作制 御も、内部クロックCLK1に同期して行われる。

【0004】上記のようにクロック同期型のDRAM (SDRAM) は、リフレッシュ動作として、オートリ フレッシュとセルフリフレッシュとを有する。オートリ フレッシュは、通常の読み出し・書き込み動作の間に定 10 期的に実施されるリフレッシュ動作であり、外部から供 給されるオートリフレッシュコマンドにより実行され る。即ち、外部からオートリフレッシュコマンドが入力 されると、コマンドデコーダ11がオートリフレッシュ コマンドAR1を生成し、それに応答してリフレッシュ制 御回路16が内部リフレッシュコマンドREFを生成す る。この内部リフレッシュコマンドREFにより、制御回 路14がリフレッシュ動作を制御する。セレクタ18 は、リフレッシュアドレスカウンタ17からのアドレス を選択し、アドレスラッチ回路19に出力する。

【0005】一方、セルフリフレッシュは、パワーダウ ンモード状態の間に、内部のオシレータOSCが自動的に 生成するリフレッシュタイミングに応答して、メモリデ バイス側が自分で実施するリフレッシュ動作である。パ ワーダウンモード状態では、外部からコマンド(読み出 しと書き込み)が供給されないので、任意のタイミング で生成されるリフレッシュタイミングに応答して、リフ レッシュ制御回路16が内部リフレッシュコマンドREF を生成する。これにより、制御回路14がリフレッシュ 動作を制御する。

【0006】以上の様に、通常動作状態の間は、外部か 30 らコマンドが供給されるので、リフレッシュコマンドも 外部から供給してもらい、それに応答してリフレッシュ 動作を実行する。また、パワーダウン状態の間は、外部 からコマンドを供給されないので、内部で自動的にリフ レッシュタイミングを生成し、リフレッシュ動作を実行 する。

[0007]

【発明が解決しようとする課題】上記の通り、従来のメ モリ回路では、メモリ回路を制御するメモリコントロー ラは、通常動作状態の間ではリフレッシュタイミングの 制御を行う必要がある。即ち、メモリコントローラは、 タイマーを搭載し、リフレッシュタイミングになるたび にオートリフレッシュコマンドをメモリ回路に発行する 必要がある。従って、メモリコントローラは、メモリ回 路の制御が複雑になるという課題を有する。

【0008】従来のメモリ回路では、クロックに同期し て供給される読み出し、書き込みコマンドに応答して、 制御回路14が対応する制御を実行する。その場合、制 御回路14が前の内部動作を実行中であると、新たに供

ず次の内部動作を実行することになる。或いは、以前の 内部動作を実行中に、外部から新たなコマンドが供給さ れると、そのコマンドを拒否するメモリ回路も提案され ている。

【0009】上記後者の場合、即ち、メモリコントローラからのコマンドを拒否することは、好ましくないので、一般のメモリ回路は、前者のように、供給されたコマンドに応答して内部動作をそのまま実行する。従って、通常動作状態において、メモリ回路内で自発的にリフレッシュコマンドを発行してリフレッシュ動作を実行 10すると、その動作中に供給されるコマンドによって、そのリフレッシュ動作がディスターブされてしまう。また、後者のように供給されるコマンドを拒否すると、メモリコントローラの制御はますます複雑化する。

【0010】そこで、本発明の目的は、メモリコントローラからのリフレッシュコマンドを受信することなく、自動的にリフレッシュ動作を実行することができるメモリ回路を提供することにある。

【0011】本発明の別の目的は、通常動作時において、外部からのリフレッシュコマンドを必要とせずに、自動的にリフレッシュ動作を実行することができ、更に、外部からの通常コマンドに応答して高速に内部動作を実行することができるメモリ回路を提供することにある。

【0012】更に、本発明の別の目的は、外部コマンドの供給を受ける以外に内部コマンドを自動的に発行して、外部コマンドに対応する動作をディスターブすることなく内部コマンドを実行することができる集積回路装置を提供することにある。

[0013]

【課題を解決するための手段】上記の目的を達成するために、本発明の第1の側面は、集積回路装置において、クロックに同期してコマンドを受信し内部に第1の内部コマンドを生成する第1の回路と、所定のサイクルで内部に第2の内部コマンドを生成する第2の回路とを有することを特徴とする。そして、内部回路が、第1の内部コマンドに従って対応する内部動作をクロック同期動作で実行し、第2の内部コマンドが発行されると、第2の内部コマンドに対応する内部動作と、第1の内部コマンドに対応する内部動作とをクロック非同期動作で順次実行する。

【0014】より好ましい実施例では、前記集積回路装置は、リフレッシュ動作が必要なメモリ回路であり、前記第1の内部コマンドは、読み出し又は書き込みコマンドであり、前記第2の内部コマンドは、リフレッシュコマンドであり、内部回路はメモリ制御回路である。即ち、この実施例によれば、通常状態では、メモリ制御回路が、クロック同期で受信したコマンドに従って、第1の内部コマンドに対応する制御動作をクロック同期動作で実行する。そして、内部で第2の内部コマンドとして50

リフレッシュコマンドが発生すると、メモリ制御回路 は、クロック非同期動作で、そのリフレッシュコマンド と第1の内部コマンドに対応する制御動作を順次実行す る。やがて、内部動作サイクルが外部動作サイクルに追 いつくと、メモリ制御回路は、再度クロック同期動作で 第1の内部コマンドに対応する制御動作を実行する。

【0015】別の好ましい実施例では、集積回路装置が、外部クロックに同期した第1の内部クロックと、前記外部クロックより高速の第2の内部クロックとを発生する内部クロック発生回路を更に有し、前記内部回路は、通常時は、第1の内部コマンドに対応する内部動作を第1の内部クロックに同期して実行し、第2の内部コマンドが発生されると、当該第2の内部コマンドに対応する内部動作と、第1の内部コマンドに対応する内部動作とを第2の内部クロックに同期して実行する。

【0016】本発明の第1の側面は、非同期のメモリ回路にも適用できる。この場合、外部コマンドの供給が許される最短外部コマンドサイクルがスペックで定められ、メモリ制御回路がその最短外部コマンドサイクルより短い内部動作サイクルを有する。そして、メモリ制御回路は、通常動作時は、外部コマンドに応答して内部動作を実行し、内部リフレッシュコマンドが発生した時は、内部動作サイクルで連続して内部動作を実行する。

【0017】本発明の第2の側面は、クロック同期型の 集積回路装置において、M(M≥2)回の外部動作サイ クルに対して、Mより多いN(M<N<2M)回の内部 動作サイクルを有することを特徴とする。そして、M回 の外部動作サイクルに対して、最大でM回の外部コマン ドに対応するM回の内部動作サイクルと、外部コマンド に対応しない内部コマンドに対応する少なくとも1回の 内部動作サイクルとが割り当てられる。即ち、内部動作 サイクルを外部動作サイクルよりも僅かに短くすること で、M回の外部動作サイクルからなる拡大動作サイクル 内で発生するかもしれない内部コマンドの実行を可能に する。

【0018】上記第2の側面におけるより好ましい実施例では、リフレッシュ動作が必要なメモリ回路に適用される。その場合、M回の動作サイクルからなる拡大動作サイクルの間に、内部でリフレッシュコマンドが発生すると、(N-M)回の内部動作サイクルを利用して、そのリフレッシュ動作を実行する。この(N-M)回は、拡大動作サイクル内の内部動作サイクル回数Nと外部動作サイクル回数Mの差である。しかも、外部コマンドの入力からリードデータ出力までのレイテンシを複数クロックにすることで、外部のメモリコントローラに対しては、連続する外部コマンドに対応して連続してリードデータを出力することが可能になる。

【0019】上記好ましい実施例のメモリ回路では、M個の外部クロックからなる拡大動作サイクルの間に、N個の内部クロックを発生する内部クロック発生回路が設

. 8

けられる。そして、外部コマンドは、外部クロックに同期して(又は所定の位相差を持って)入力され、内部コマンドは内部クロックに同期して生成される。また、リードデータは、遅延内部クロックに同期してメモリコアから出力され、データ出力端子からは外部クロックに同期して出力される。同様に、ライトデータは、外部クロックに同期してデータ入力端子から入力され、内部クロックに同期してメモリコアに入力される。従って、外部クロックと内部クロックとの位相差が、コマンドやデータの入出力回路部で吸収される。

【0020】上記第2の側面における別の好ましい実施例では、同様に、リフレッシュ動作が必要なメモリ回路に適用される。その場合、M回の動作サイクルからなる拡大動作サイクルの間に、内部でリフレッシュコマンドが発生すると、(N-M)回の内部動作サイクルを利用して、そのリフレッシュ動作を実行する。更に、リフレッシュ動作は、複数回の内部動作サイクルに分轄されて実行されることもできる。そうすることにより、外部コマンドの入力からリードデータの出力までのレイテンシ(アクセスタイム)を短くすることができ、高速動作を20保証することができる。

【0021】上記の別の好ましい実施例では、リフレッシュ動作を、ワード線駆動動作と、メモリセルへの再書き込み動作とに分ける場合は、リフレッシュ動作時のリフレッシュアドレス(ローアドレス)とその後のリードまたはライト動作のアドレス(ローアドレス)とが一致する場合は、前半のリフレッシュ動作時に読み出して保持しておいたデータが、その後のリードまたはライト動作用の読み出しデータとして利用される。これにより、前半のリフレッシュ動作時にメモリセルのデータが破壊30されていても、何らその後の動作に支障を与えない。

【0022】本発明の第3の側面は、上記第2の側面において、外部コマンドの入力を制御する外部クロックが、外部動作サイクルよりも短いサイクルの場合に、外部クロックに同期して入力される外部コマンドに応じて、第2の内部動作サイクルが生成されることを特徴とする。従って、第3の側面が、メモリ回路に適用される場合は、リフレッシュコマンド発生回路は、外部コマンドの入力状況に応じて、リフレッシュコマンドを発生する。

【0023】第3の側面によれば、高速クロックのシステム内に搭載される集積回路装置やメモリ回路であっても、自主的に第2の内部動作サイクルを生成して実行することができる。

[0024]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。また、以下の実施の形態例は、メモリ回路を例にして説明するが、本発明はメモリ回路に限定されず一般的な集 50

積回路装置にも適用できる。

【0025】[第1の実施の形態例]図2は、第1の実施の形態例におけるメモリ回路の全体構成図である。図1と同じ要素には同じ引用番号を与えている。外部から供給される外部クロックCLKがクロックバッファ10に入力され、それに同期し位相が僅かにずれた内部クロックCLK1が生成される。この内部クロックCLK1は、図示しないが、コマンドデコーダ・レジスタ11,アドレスバッファ・レジスタ12,データ入出力バッファ・レジスタ13,メモリ制御回路14,リフレッシュコマンド発生回路20などの各回路に供給され、クロックに同期した動作に寄与する。クロックイネーブル信号CKEは、通常状態とパワーダウン状態とを示す信号である。

【0026】第1の実施の形態例におけるメモリ回路は、コマンドデコーダ・レジスタ11が、クロックCLK1に同期してコマンドCMDを受信し、リードコマンドRDまたはライトコマンドWRを生成し、メモリ制御回路14に供給する。また、リフレッシュコマンド発生回路20は、内蔵するリフレッシュタイマ21が一定のリフレッシュサイクルで発生するリフレッシュタイマ信号REFTMに応答して、リフレッシュコマンドREFを生成する。リフレッシュコマンド発生回路20は、従来例と異なり、通常状態でもパワーダウンモードでも、リフレッシュタイマ信号REFTMに応答して、リフレッシュコマンドREFを生成する。

【0027】メモリ制御回路14は、通常は、内部コマンドRD、WRに従って、リード制御動作またはライト制御動作をクロック同期動作で実行する。また、リフレッシュコマンドREFが生成されると、メモリ制御回路14は、クロック非同期動作で、リフレッシュ制御動作または後続する内部コマンド制御動作を実行する。制御回路14は、例えば、ワード線駆動信号、センスアンプ活性化信号、コラム選択信号、プリチャージ信号などをメモリコア15に供給することにより、コマンドに対応する制御動作を実行する。

【0028】その為に、メモリ制御回路14は、1つの 動作サイクルが終了すると次のコマンドを受け付けるコ マンド受付信号CMDENを生成する。また、コマンド受付 信号CMDEN発生後に内部コマンドRD, WR, REFを受け付ける 40 と、コマンドデコーダ・レジスタ11にリセット信号RS T1を、リフレッシュコマンド発生回路20にリセット信 号RST2を供給し、それぞれの内部コマンドをリセットす る。

【0029】図3は、クロック同期動作とクロック非同期動作を示す図である。図3(A)はクロック同期動作を説明する図である。コマンドRD、WRは、クロックCLK1に同期して入力、生成され、コマンドレジスタ11により保持される。また、メモリ制御回路14は、コマンドレジスタ11が保持する内部コマンドRD、WRを、コマンド受付信号CMDENがHレベルの間に取り込む。そして、

内部コマンドに対応する制御動作を実行する。

【0030】メモリコア15は、メモリセルアレイを有 するが、このメモリセルアレイでの最小動作サイクル は、ワード線立ち上げta、ビット線増幅tb、ワード 線立ち下げtc、ビット線プリチャージtdからなる。 これらが、メモリセルアレイ動作期間 t mcaを構成す

【0031】通常の同期型DRAMでは、製造プロセス によるバラツキなどを考慮して、クロックCLK1に同期し てメモリセルアレイ動作期間 t mcaが繰り返されても、 そのメモリセルアレイ動作期間 t mcaの間に、コマンド 待ち時間 t 1 を有する。従って、図3(A)に示される 通り、メモリセルアレイ動作期間 t mcaが終了してコマ ンド受付信号CMDENが生成されても、コマンド待ち時間 t1後でなければ、新しいコマンドが入力されない。そ して、新しいコマンドが入力されてから、メモリ制御回 路14にその内部コマンドが取り込まれ、対応する制御 動作が開始する。その結果、メモリセルアレイ動作期間 t mcaは、クロックCLK1に同期して繰り返される。

【0032】次に、図3(B)は、クロック非同期動作 を示す。コマンドRD、WRは、クロックCLK1に同期して保 持されるか、図示しないリフレッシュコマンドREFが非 同期で生成される。そして、メモリセルアレイ動作期間 t mcaが終了した時点で、すでに内部コマンドRD, WR, REF が発生しているので、メモリ制御回路14は、コマンド 受付信号CMDENに応答して、その内部コマンドを受け付 け、対応するメモリセルアレイ動作期間が開始される。 従って、この場合は、メモリセルアレイ動作期間 t mca の間には、コマンド待ち時間 t 1 が存在せず、最小動作 サイクルでメモリセルアレイ動作が繰り返される。

【0033】クロック非同期動作を行う場合は、コマン ド待ち時間 t 1 が存在しないので、クロックCLK1の位相 から遅れてメモリセルアレイ動作が開始されても、複数 のコマンドを最小動作サイクルで実行することで、メモ リセルアレイ動作はやがてクロックCLK1の位相に追いつ くことができる。

【0034】以上の様に、クロック同期動作は通常動作 であり、クロック非同期動作は高速動作に対応する。こ の通常動作と高速動作の切り替えは、コマンドレジスタ 11が保持する内部コマンドと動作期間が終了した時に 40 発生するコマンド受付信号CMDENとの論理積をとること により、簡単に行うことができる。即ち、コマンド受付 信号CMDENが先に発生すれば、後からクロックに同期し て生成される内部コマンドに従ってメモリセルアレイ動 作期間が開始される。従って、この場合は、図3 (A) のクロック同期動作(通常動作)である。逆に、内部コ マンドが先に存在すれば、後から生成されるコマンド受 付信号CMDENに応答して、待ち時間 t 1 なしでメモリセ ルアレイ動作期間が開始される。この場合は、図3

(B) のクロック非同期動作(高速動作)である。

【0035】そして、メモリセルアレイがコマンドに応 じた動作を開始したら、コマンド受付信号CMDENをリセ ットすると共に、コマンドレジスタ11の内部コマンド をリセットする。また、リフレッシュコマンド発生回路 20のリフレッシュコマンドをリセットする。

10

【0036】図4は、メモリ制御回路14の構成例を示 す図である。メモリ制御回路14は、内部コマンドに対 応して、メモリコア15に各種制御信号φを供給する制 御信号発生回路24と、内部コマンド入力バッファ2 5,26,27とを有する。制御信号には、ワード線を 駆動するワード線駆動信号。WLと、ビット線対とセンス アンプとの間のビット線トランスファーゲートを駆動す るビット線トランスファーゲート信号。BTRと、センス アンプを活性化する活性化信号φLEと、コラムゲート駆 動信号

oCLと、プリチャージ信号

oPREなどが含まれ る。

【0037】更に、メモリ制御回路14は、入力パルス の立ち下がり時にパルスを発生するパルス生成回路 2 8, 30, 32, 33と、コマンド受付信号CMDENを生 成するフリップフロップFFを有する。内部コマンドRD、W R, REFは、例えばLレベルで非活性状態、Hレベルで活 性状態とする。

【0038】図5は、リフレッシュコマンドが発生した 時のクロック同期動作からクロック非同期動作に移行す る場合を示すタイミングチャート図である。クロックCL K1の立ち上がりエッジC1まで、メモリセルアレイはク ロックに同期した通常動作を繰り返しているとする。従 って、クロックの立ち上がりエッジC1の前に、コマン ド受付信号CMDENが発生している。また、クロックの立 30 ち上がりエッジC1より前に、リフレッシュタイマ信号 REFTMが発生しているとする。

【0039】動作サイクル1より前にリフレッシュタイ マ信号REFTMが発生すると、リフレッシュコマンド発生 回路20は、その後のクロック立ち上がりエッジC1か ら所定時間遅延後に、リフレッシュコマンドREFを発生 する。これにより、外部からのコマンドに対応する内部 コマンドRD(AO)を優先して受け付けて、内部の動作サイ クルを実行することができる。

【0040】立ち上がりエッジC1で発生した内部コマ ンドRD(A0) (読み出しコマンド) は、コマンド受付信号 CMDENが受け付け状態であるので、クロックCLK1に同期 してメモリ制御回路14のコマンド入力バッファ25に 入力される。従って、制御信号発生回路24により各種 制御信号が発生され、サイクル1は、リーディングエッ ジC1から開始する。サイクル1では、読み出し動作の ためにワード線駆動信号 ø WL、センスアンプ活性化信号 φLE、コラム選択信号φCLなどが生成し、最後にプリチ 期間が終了すると、フリップフロップFFはコマンド受付 50 信号CMDENを発生する。尚、内部コマンドRD(AO)の動作

12

が開始されると、リセット信号RST1によりコマンドはリセットされる。

【0041】この時点で、リフレッシュコマンドREFが生成されているので、コマンド受付信号CMDENに応答して、コマンド入力バッファ27がこのコマンドREFを入力し、制御信号発生回路24が、リフレッシュ動作に対応して各種制御信号を発生する。実際には、リフレッシュ動作は読み出し動作と同じである。そして、コマンドREFを入力すると、リセット信号RESETが生成され、コマンド受付信号CMDENがLレベルになる。同時に、リセット信号RST2が生成され、リフレッシュコマンドREFがリセットされる。従って、リフレッシュコマンドREFがリセットされる。従って、リフレッシュコマンドに対応するサイクル2の動作は、待ち時間t1を介在することなく、クロック立ち上がりエッジC2より前に開始される。つまり、クロック非同期動作である。

【0042】リフレッシュ動作が終了すると、再度コマンド受付信号CMDENが生成される。この時、既にクロックエッジC2に同期して内部コマンドRD(A1)がコマンドレジスタ11に保持されている。従って、この内部コマンドRD(A1)がコマンド受付信号CMDENに応答して、コマンド入力バッファ25に入力され、次のサイクル3の動作が開始する。この動作もクロック非同期動作である。

【0043】以下、同様にして、クロックエッジに同期して生成された内部コマンドが、順次クロック非同期動作で実行される。クロック非同期動作では、待ち時間なしの高速動作であるので、やがて内部動作サイクルがクロックCLK1のサイクルに追いつき、コマンド受付信号CMDENがクロックCLK1の立ち上がりエッジの位相より早まることになる。その結果、内部動作サイクルは、待ち時間t1を間に挟んでクロックCLK1に同期したクロック同30期動作になる。

【0044】図6は、第1の実施の形態例におけるクロック同期動作とクロック非同期動作(高速動作)とを示すタイミングチャート図である。図6は、図5の動作をより多くの動作サイクルで示している。外部からのコマンドCMDは、クロックCLK1に同期して供給され、コマンドレジスタ11により内部コマンドが保持される。図6の例は、リードコマンドRDが連続して供給されている。

【0045】最初は、クロックCLK1に同期して内部動作サイクルRD0-2が実行される。内部動作サイクルRD1の時40にリフレッシュタイマがリフレッシュタイマ信号REFTMを生成すると、一定の遅延後に内部リフレッシュコマンドREFが出力される。そして、内部動作サイクルRD2が終了すると、即リフレッシュコマンドREFに従う内部動作サイクルが開始する。その後は、クロック非同期動作に移行し、内部動作サイクルRD3-7までが高速動作になる。やがて、内部動作サイクルがクロックCLK1のサイクルに追いつくと、再度内部動作サイクルRD8以降がクロック同期動作になる。

【0046】即ち、連続されて入力されるリードコマン 50 ンドが入力された後、偶数番目のクロックに同期してコ

ドに対して、全てを入力して保持し、必要に応じてリフレッシュ動作サイクルを割り込ませ、クロック非同期の高速動作で保持されたリードコマンドを実行する。従って、データ出力端子DQには、読み出しデータが連続して出力され、メモリコントローラは、内部のリフレッシュ動作は見えず、通常の連続読み出しが行われているように見える。

【0047】図7は、より低速の外部クロックの場合におけるクロック同期動作とクロック非同期動作(高速動作)とを示すタイミングチャート図である。この場合は、内部の高速動作(クロック非同期動作)サイクルが、クロックCLK1に比較してかなり短い。従って、リフレッシュコマンドREF発生後のリフレッシュ動作サイクルREFからクロック非同期動作になるが、その高速動作は次のリード動作サイクルRD3までで、その後はクロック同期動作になる。つまり、リフレッシュ動作実行後に内部動作サイクルがクロックCLK1のサイクルに追いつくまでの期間が短くなる。

【0048】図8は、更に低速の外部クロックの場合におけるクロック同期動作とクロック非同期動作(高速動作)とを示すタイミングチャート図である。この場合は、3番目のリード動作サイクルRDの後でリフレッシュ動作がクロック非同期で行われるが、そのリフレッシュ動作が次のクロックCLK1の立ち上がりエッジより前に終了し、次のリード動作サイクルからクロック同期動作に戻る。

【0049】図6,7,8のいずれの場合も、外部コマンドの入力から2クロック後にデータ出力端子DQに読み出しデータが出力されるように内部回路を制御することで、通常動作中連続するコマンドを処理中にリフレッシュ動作を割り込ませても、問題なく読み出しデータを連続して出力することができる。

【0050】図9は、外部クロックCLK1のサイクルに比 較して内部動作サイクルが2倍長い場合のクロック同期 動作とクロック非同期動作(高速動作)とを示すタイミ ングチャート図である。メモリデバイスが搭載されるシ ステム内のクロックCLK1が高速で、それに対してデバイ ス内部の動作が低速の場合の例である。この場合は、ス ペック上、外部からのコマンドは、外部クロックCLK1に 同期して連続して供給することは許されない。従って、 最速で、外部からのコマンドは、奇数番目または偶数番 目のクロックの立ち上がりエッジに同期して供給され る。この場合でも、図9に示される通り、図6の場合と 同様にして内部動作サイクルの間の待ち時間 t 1を利用 して、リフレッシュ動作サイクルを挿入することが可能 になる。但し、図9の場合は、外部コマンドの入力から 4クロック後に読み出しデータがデータ出力端子DQに出 力される。

【0051】また、奇数番目のクロックに同期してコマンドがみわされた後、個粉飛目のクロックに同期してコ

マンドが供給される場合もある。しかし、その場合でも、連続するクロックに同期してコマンドは供給されない。従って、その場合は、コマンドの間に2クロックサイクルが存在することになり、内部のリフレッシュ動作

サイクルの挿入に何ら支障は生じない。

13

【0052】上記第1の実施の形態例において、リフレッシュタイマ信号REFTMは、クロックCLKに対して、例えば2桁程低い周波数である。従って、数100クロックCLKに対して、リフレッシュタイマ信号REFTMは1回発生する程度である。その結果、数100サイクルの外部動作サイクルに対して、数100サイクルに1サイクル加えた内部動作サイクルになる。全ての外部動作サイクルに対して、内部動作サイクルとリフレッシュ用の動作サイクルの2つの内部動作サイクルが割り当てられる必要はなく、通常動作では高速動作が保証されるのである。

【0053】[第2の実施の形態例]第2の実施の形態例は、外部動作サイクルより短い内部動作サイクルでコマンドを実行するメモリ回路である。リフレッシュ動作を必要とするメモリ回路において、メモリ制御回路は、M(M≥2)回の外部動作サイクルに対して、Mより多20いN(M<N<2M)回の内部動作サイクルに同期して入力される。また、リードデータの出力及びライトデータの入力も、外部動作サイクルに同期して行われる。それに対して、N回の内部動作サイクルは、外部動作サイクルに対応する外部コマンドを実行する第1の内部動作サイクルと、リフレッシュコマンドを実行する第2の内部動作サイクルとを有する。そして、内部でリフレッシュコマンドが発行された場合は、上記第2の内部動作サイクルを利用してリフレッシュ動作が行われる。30

【0054】以上の様に、第2の実施の形態例におけるメモリ回路は、M回の外部動作サイクルからなる拡大動作サイクル内に、M回より多いN回の内部動作サイクルを生成し、(N-M)回の内部動作サイクルを利用して、内部で自動発生するリフレッシュコマンドに対応するリフレッシュ動作を実行する。但し、外部動作サイクルに同期してコマンドやライトデータが入力され、リードデータが出力されるので、メモリコントローラからは、メモリ回路が外部動作サイクルに同期して動作しているように見える。また、M回より1サイクルまたは数40サイクル多いN回の内部動作サイクルにすれば、連続するリードコマンドに対して、所定のリードレイテンシの遅れで、外部動作サイクルに同期してリードデータを連続して出力することができる。

【0055】以下の実施の形態例では、M=7、N=8の場合が説明される。

【0056】図10は、第2の実施の形態例におけるメモリ回路の構成図である。図2と同じ部分には同じ引用番号が与えられる。また、図11は、その動作タイミングチャート図である。図10のメモリ回路は、図2と比 50

較すると、外部クロックECLKから、外部クロックに同期したクロックECLK1と、内部動作サイクルを制御する内部クロックICLK1~ICLK3、REF-CLKとを生成するクロック発生回路が設けられる点で異なる。図11に示される通り、内部クロックは、7回の外部動作サイクルに対して発生する8回の内部動作サイクルを画定する。従って、内部クロックの周期は、外部クロックの周期よりもわずかに短い。

14

【0057】上記のクロック発生回路35が生成するクロックにおいて、外部クロックECLK1は、外部クロックECLKに同期しており、コマンド、アドレス、データの入出力タイミングを制御する。内部クロックICL1は、外部コマンドを実行する内部動作サイクルの開始を制御する。内部クロックICLK2は、上記クロックICLK1を遅延させたクロックであり、メモリコアから読み出したデータをデータバスBD2に出力するクロックである。出力ラッチクロックICLK3は、データバスDB2に出力されたデータをデータ入出力回路13内の出力レジスタ134に取り込むクロックである。そして、リフレッシュクロックREF-CLKは、リフレッシュ内部動作サイクルを制御するクロックである。

【0058】従って、図10のメモリ回路では、クロックECLK1に同期して、外部コマンドCMDがコマンドデコーダ11Aに、外部アドレスがアドレスバッファ12Aにそれぞれ入力される。また、データ入出力バッファ13において、クロックECLK1に同期して、リードデータが出力バッファ131に入力される。

【0059】それに対して、コマンドレジスタ11Bと 7ドレスレジスタ12Bが、内部クロックICLK1に同期して、コマンドRD, WR及び外部アドレスEAddをメモリ制御回路14やメモリコア15に供給する。同様に、リードデータは、内部クロックICLK2に同期してメモリコアからセンスバッファに出力され、出力ラッチクロックICLK3に同期してデータバスのリードデータがレジスタ134にラッチされる。また、ライトデータは、内部クロックICLK1に同期してレジスタ132にラッチされる。従って、レジスタ11B,12B,134,132は、外部クロックと内部クロックとの位相のずれを吸収して、対応する信号40を内部動作サイクルにあわせてラッチし伝達する。

【0060】図11のタイミングチャート図は、外部コマンドとしてリードコマンドRead-0~Read12が、外部クロックECLKに同期して供給される場合を示す。7つの外部クロックECLKからなるサイクルを拡大動作サイクルと称する。この拡大動作サイクルに対して、7個の内部クロックICLK1と1個のリフレッシュクロックREF-CLKが発生する。

【0061】まず、外部クロックECLK1に同期して、外部コマンドはコマンドデコーダ11Aに入力され、外部アドレスもアドレスバッファ12Aに入力される。最初のリ

ードコマンドRead-Oは、内部クロックICLK1に同期して レジスタ11Bにラッチされ、メモリ制御回路14に供 給される。そして、内部クロックICLK1に同期して、リ ード動作サイクルが実行される。メモリコア15から読 み出されたリードデータは、内部クロックICLK2に同期 してセンスバッファSBによりデータバスDB2に出力さ れ、出力ラッチクロックICLK3に同期して出力レジスタ 134にラッチされる。そして、最後に、外部クロック ECLK1に同期して、出力バッファ133から出力端子D Qにリードデータが出力される。図11の例では、最初 10 のリードコマンドRead-0の入力からリードデータQ0が 出力されるまでのレイテンシは、2外部クロックサイク ルである。

【0062】図11の例では、拡大動作サイクル内の2 番目の内部動作サイクルが、リフレッシュ動作サイクル に割り当てられる。従って、2番目の内部クロックとし てリフレッシュクロックREF-CLKが発生する。リフレッ シュタイマ21によりリフレッシュサイクル毎に発生す るリフレッシュタイマ信号REFTMに応答して、リフレッ シュコマンド発生回路20は、リフレッシュクロックRE 20 F-CLKに同期してリフレッシュコマンドREFを発生する。 従って、リフレッシュタイマ信号が生成された時に、拡 大動作サイクル内の2番目の内部動作サイクルで、リフ レッシュ動作が実行される。リフレッシュ動作では、セ レクタ18がリフレッシュアドレスカウンタ17のリフ レッシュアドレスRAddを選択して、ローデコーダRDECに 供給する。リフレッシュ動作が実行されると、リフレッ シュアドレスカウンタ17はカウントアップする。リフ レッシュタイマ信号が生成されない場合は、2番目の内 部動作サイクルでは、何らの動作も行われない。そし て、3番目から8番目までの内部動作サイクルは、残り の6つのリードコマンドRead-1~Read-6に対応するリー ド動作が実行される。

【0063】従って、リフレッシュ動作が割り込まれた 後の内部動作サイクルは、外部動作サイクル(外部クロ ックECLKのサイクル)に比較して、かなり遅延している が、内部動作サイクルが外部クロックサイクルよりも1 /8ずつ短いので、内部動作サイクルは少しずつ外部ク ロックサイクルに近づき、やがて拡大動作サイクルの最 後で追いつく。

【0064】図12は、リードコマンドとライトコマン ドとが混在する場合の動作タイミングチャート図であ る。この場合も、図11の場合と同様に7つの外部クロ ックに対して、8つの内部動作サイクルが存在する。そ して、ライトデータD2は、外部クロックに同期して入 力され、内部動作サイクルに同期してライト動作が実行 される。また、リードレイテンシが2であるので、リー ドコマンドRead-1から4クロック後に次のライトコマン ドWrite-2が供給される。これにより、入出力端子DB でリードデータQ1とライトデータD2とがコンフリク 50 プ46,47と、NANDゲート48,遅延回路49を有す

トすることがさけられる。

【0065】図13は、クロック発生回路の回路図であ る。また、図14は、その動作タイミングチャート図で ある。クロック発生回路35は、外部クロックECLKを入 カバッファ39に入力し、パルス幅調整回路40により 立ち上がりエッジから3ゲート分のパルス幅を有するク ロックECLK1を生成する。従って、このクロックECLK1 は、外部クロックECLKと同期し、位相が少し遅れたクロ ックである。

16

【0066】パルス幅調整回路40の出力N1は、位相 比較器41の一方の入力に供給されると共に、可変遅延 素子D1~D8を経由して他方の入力にも供給される。 そして、位相比較器41により検出される位相差に対し て、位相差がなくなるように、遅延制御回路42が遅延 制御電圧Vcを出力する。この遅延制御電圧Vcに従っ て、各可変遅延素子D1~D8の遅延時間が調整され る。

【0067】従って、各可変遅延素子の出力として、外 部クロックECLKの1サイクルを8等分した位相のずれを 有する8個の内部クロックN1~N8が生成される。この 内部クロックN1~N8が、シフトレジスタ37が出力 する選択信号S1~S8に従って、マルチプレクサ38 により選択され、内部クロックN10として出力され る。シフトレジスタ37は、内部クロックN10のダウン エッジでシフトする。そして、順番に発生する選択信号 S1~S8は、S1, S8, S7…. S2の順番で内部クロックN1~N8 を選択する。この結果、内部クロックN10は、外部ク ロックECLKの7/8サイクルを有する短サイクルのクロ ックとなり、外部クロックECLKより1/8サイクルづつ 30 位相が進んだクロックになる。

【0068】この内部クロックN10から、NORゲート44 によって、2番目のクロックが除去されて、7個の内部 クロックICLK1が生成される。また、NANDゲート43に よって、2番目のクロックが選択されて、1個のリフレ ッシュクロックREF-CLKが生成される。また、内部クロ ックICLK1に対して、可変遅延素子D9~D12の遅延 時間だけ位相が遅れた内部クロックICLK2が生成され る。また、クロックN4からインバータ2段分位相が遅れ た出力ラッチクロックICLK3が生成される。クロックN4 40 を選択することにより、内部クロックICLK2のC1とC 2及び出力ラッチクロックICLK3のC3, C4, C5と が、C3-C1-C4-C2-C5の順番で生成される。こうすること で、2番目の動作内部サイクルにリフレッシュ動作が挿 入されても、連続するリードコマンドに対して、そのリ ードデータを同じ順番で連続して出力レジスタ134に ラッチすることができる。

【0069】図15は、リフレッシュコマンド発生回路 とその動作タイミングチャートとを示す図である。リフ レッシュコマンド発生回路20は、遅延フリップフロッ

る。動作タイミングチャート図に示される通り、リフレッシュタイマ信号REFTMが発生した後の、リフレッシュクロックREF-CLKに同期して、信号N22がHレベルになり、リフレッシュコマンドREFが生成される。そして、遅延回路49の遅延後に、カウントアップ信号UPが生成され、リフレッシュアドレスカウンタ17のアドレスをカウントアップする。それにより、フリップフロップ46、47はリセットされる。

【0070】このように、拡大動作サイクル内の8内部動作サイクルのうち、2番目の内部動作サイクルが、リフレッシュ動作用に確保される。そして、リフレッシュタイマ信号REFTMが発生した時は、その直後の2番目の内部動作サイクルで、リフレッシュコマンドREFが生成され、メモリコア15でリフレッシュ動作が実行される。このリフレッシュ動作では、リフレッシュアドレスカウンタからのリフレッシュアドレスRAddに対応するワード線が駆動され、ビット線対に読み出されたデータがセンスアンプSAで増幅され、メモリセルに再書き込みされる。その後、ワード線が立ち下げられ、プリチャージ動作が行われる。

【0071】[第3の実施の形態例]第2の実施の形態例では、2番目の内部動作サイクルをリフレッシュ動作サイクルに割り当てている。従って、1番目の内部動作サイクルに対応するリードコマンドのリードアクセス時間(リードレイテンシ)は、図11に示される通り比較的長くなる。これは、2番目の内部動作サイクルの前後のサイクルでのリードデータの出力タイミングを、外部クロックに同期して連続させるためである。

【0072】これに対して、第3の実施の形態例では、8つの外部動作サイクルの中に、外部コマンドを実行する8つの第1の内部動作サイクルと、リフレッシュ動作を行う2つの第2の内部動作サイクルとを有する。リフレッシュ動作用の第2の内部動作サイクルは、第1の内部動作サイクルの半分程度の長さであり、1回のリフレッシュ動作が2回に分けて行われる。その結果、最悪のリードアクセス時間を、第2の実施の形態例より短くすることができる。

【0073】図16は、第3の実施の形態例におけるメモリ回路の構成図である。図10と異なるところは、2つのリフレッシュコマンドREF1,REF2が生成されること 40と、リフレッシュアドレスRAddと外部アドレスEAddとを比較して比較結果信号を生成する比較器50が設けられていることである。更に、メモリコア15内に、メモリセルのリードデータを一時的に保持するデータレジスタDRGと、セルアレイMCA内の図示しないビット線対とデータレジスタDRGとの間に設けられる転送ゲートTRGとが設けられていることも、図10と異なる構成である。データレジスタDRGは、センスアンプSAと実質的に同じ回路であり、前半のリフレッシュ動作サイクルで、ビット線対の電圧を増幅して保持する。それ以外は、同じ引用番50

号を与えているので、説明を省略する。

【0074】図17,18は、第3の実施の形態例のリフレッシュ動作を説明する図である。図17(A)は、通常のリフレッシュ動作とリードまたはライト動作を示す。いずれの場合も、ローアドレスにより選択されたワード線WLを駆動して、メモリセル内のデータをビット線対BL,/BLに読み出し、それをセンスアンプSAで増幅し、再書き込みの後に、プリチャージを行う。

【0075】図17(B)は、本実施の形態例でのリフ レッシュ動作を示す。本実施の形態例でのリフレッシュ 動作は、2つのリフレッシュ動作サイクルREF1, REF2に 分けて実行される。最初のリフレッシュステップ1で は、ワード線を駆動して被リフレッシュメモリセルを選 択し、そのデータをビット線対と転送ゲートTRGを介し て、データレジスタDRGに転送する。データレジスタDRG は、実質的にセンスアンプと同じ回路であり、ビット線 対を増幅することができ、そのデータを保持する。次に リフレッシュステップ2では、被リフレッシュメモリセ ルを再度選択して、データレジスタが保持するデータを 転送ゲート経由でメモリセルに再書き込みする。いずれ のリフレッシュステップでも、最後にプリチャージを行 う。更に、2つのリフレッシュステップの間に、外部コ マンドに対応する通常のリードまたはライト動作サイク ルが挿入される。

【0076】図18(C)は、本実施の形態例での別のリフレッシュ動作を示す。リフレッシュ動作を2つの動作サイクルに分割したことにより、最初のリフレッシュステップ1では、被リフレッシュメモリセルのデータが破壊される。数内部動作サイクル後のリフレッシュステップ2でデータレジスタから再書き込みが行われるが、その間の通常内部動作サイクルで、被リフレッシュメモリセルと同じローアドレスがアクセスされると、リードまたはライト動作を正常に行うことができない。

【0077】そこで、図18に示される通り、被リフレッシュメモリセルのローアドレスAaと、その後の通常内部動作のローアドレスAaとが一致する場合は、その内部動作サイクルにおいて、転送ゲートTRGを開いて、データレジスタDRGが保持するデータをリードし、またはライトアンプWAからライトデータに応じたデータをデータレジスタDRGに書き込む。従って、この時の内部動作サイクルでは、必ずしもワード線を駆動する必要はない。【0078】その後のリフレッシュステップ2では、ワード線が駆動され、再度転送ゲートTRGが開かれて、データレジスタDRGに保持されたデータが、ビット線対を経由してメモリセルに書き込まれる。これにより、リード動作の再書き込みと、ライト動作の再書き込みとが行われる。

【0079】そのために、図16に示した通り、アドレス比較器50が設けられ、比較結果信号に応じて、メモリ制御回路14が転送ゲートTRGの開閉を制御する。こ

のアドレス比較器 5 0 は、最初のリフレッシュコマンド REF1と次のリフレッシュコマンドREF2との間の期間だけ、比較器 5 0 にイネーブル信号ENを出力し、その期間内でリフレッシュアドレスRAddと外部アドレスEAddとを比較させる。

【0080】図19は、第3の実施の形態例におけるタ イミングチャート図である。8回の外部動作サイクルに 対して、10回の内部動作サイクルが発生する。そし て、2番目と7番目に2つに分割されたリフレッシュ動 作サイクルRef1-aとRef2-aとが実行される。従って、リ フレッシュ動作サイクルは、外部コマンドを実行する4 回の通常内部動作サイクル毎に実行される。しかも、リ フレッシュ動作が2回に分割されているので、個々のリ フレッシュ動作サイクルは、通常の内部動作サイクルの 約半分の時間で終了する。その結果、リードコマンドRe ad-0に対するアクセス時間が図11に比較して短くな る。これは、内部動作サイクルRead-0の後のリフレッシ ュ動作サイクルRef1-aの時間が短いので、内部動作サイ クルRead-0の出力データQ0と後続する内部動作サイク ルRead-1の出力データQ1とを連続させても、出力デー 20 タQ0をそれほど遅くする必要がないからである。

【0081】図19に示される通り、8個の外部クロックECLKに対して、外部コマンドの実行を制御する8個の内部クロックICLK1と、2個のリフレッシュクロックREF-CLKとが生成される。これにより、10の内部動作サイクルが生成される。

【0082】図20は、第3の実施の形態例に適用するクロック発生回路35を示す図である。図13と同じ引用番号が与えられる。また、図21は、その動作タイミングチャート図である。図13のクロック発生回路と異なり、図20のクロック発生回路は、シフトレジスタ37が、5段構成になっている。そして、シフトレジスタ37が生成する選択信号S1、S5、S4、S3、S2がマルチプレクサ38に与えられ、内部クロックN10として、N1,N8,N4,N3,N2の順番に選択される。従って、4個の外部クロックECLKに対して、5個の内部クロックN10が生成される。

【0083】そして、NANDゲート43により、クロックN8のタイミングの内部クロックN10が選択されて、リフレッシュクロックREF-CLKが生成される。また、NORゲート44により、クロックN8のタイミングの内部クロックN10が除去されて、内部動作サイクルを開始する内部クロックICLK1が生成される。内部クロックICLK1は、遅延素子D9-D12により遅延され、別の内部クロックICLK2となる。図20には、出力ラッチクロックICLK3の生成回路は、省略されている。

【0084】図22は、第3の実施の形態例に適用する リフレッシュコマンド発生回路とその動作タイミングチャート図である。図15に示した第2の実施の形態例に 適用されるリフレッシュコマンド発生回路と比較する

と、図22のリフレッシュコマンド発生回路は、フリッ · プフロップ 60, 61, 62及びNANDゲート63が追加 されている。従って、フリップフロップ46, 47とNA NDゲート48とで、リフレッシュタイマ信号REFTMが生 成してから、次のリフレッシュクロックREF-CLKに同期 して、第1のリフレッシュコマンドREF1が生成される。 そして、フリップフロップ60,61,62及びNANDゲ ート63により、リフレッシュタイマ信号REFTMが生成 してから、2番目のリフレッシュクロックREF-CLKに同 期して、第2のリフレッシュコマンドREF2が生成され る。そして、フリップフロップ64により、第1のリフ レッシュコマンドREF1が生成されてから、第2のリフレ ッシュコマンドREF2が生成されるまでの期間、比較器イ ネーブル信号ENが生成される。また、第2のリフレッシ ュコマンドREF2が生成されてから後に、遅延回路49を 介してカウントアップ信号UPが生成される。

【0085】図10に示した第2の実施の形態例と、図16に示した第3の実施の形態例において、クロックイネーブル信号CKEが外部から供給されている。このクロックイネーブル信号CKEは、通常動作状態とパワーダウン状態とを指示する信号である。即ち、クロックイネーブル信号CKEがHレベルの時が通常動作状態(活性状態)であり、Lレベルの時がパワーダウン状態である。パワーダウン状態では、クロック発生回路35が各種クロックの発生を停止する。その結果、外部クロックCLK1が供給されるコマンド、アドレス、データの入出力回路は、外部信号の入力や出力を停止する。また、メモリ制御回路14も外部コマンドに対応する動作を停止する。

【0086】図23は、パワーダウン状態でのリフレッシュコマンド発生回路とその動作タイミングチャートを示す図である。図15のリフレッシュコマンド発生回路と比較すると、NANDゲート66,67が追加され、クロックイネーブル信号CKEが供給されている。

【0087】タイミングチャート図に示される通り、クロックイネーブル信号CKEがHレベルの通常動作状態の時は、図15と同様に、リフレッシュタイマ信号REFTMが生成した後に、リフレッシュクロックREF-CLKに同期してリフレッシュコマンドREFが生成される。一方、クロックイネーブル信号CKEがLレベルのパワーダウン状態では、リフレッシュタイマ信号REFTMが生成すると即リフレッシュコマンドREFが生成される。パワーダウン状態では、リフレッシュクロックREF-CLKが生成されないからである。

【0088】[第4の実施の形態例]第2及び第3の実施の形態例では、外部動作サイクルと外部クロックサイクルとが同じである。しかし、高速クロックに同期したシステムに搭載される集積回路装置やメモリ回路は、内部動作サイクルよりも2倍以上短いサイクルの高速外部クロックに対して内部動作を行う必要がある。その場合 は、外部動作サイクルは、集積回路装置やメモリ回路の

内部動作サイクルと整合した長さになる。

【0089】第4の実施の形態例は、例えば外部動作サ イクルが20nsに対して外部クロックサイクルが10ns のような場合に適用されるメモリ回路である。即ち、こ のメモリ回路は、外部動作サイクルが50MHzで動作 可能であり、更に、クロックサイクルが100MHzの システムに搭載することができる。かかる場合、高速ク ロックで動作するシステムは、メモリ回路の動作サイク ルにあわせて、コマンド入力の間隔が2クロック以上に 制約される。従って、最も高速なコマンド入力でも、一 10 つおきの外部クロックに同期して外部コマンドが入力さ れる。また、外部コマンドは、奇数外部クロックエッジ と偶数外部クロックエッジのいずれかに同期して入力す ることが許される。その結果、奇数クロックエッジで外 部コマンドが供給された後に、偶数クロックエッジで次 の外部コマンドを供給する場合は、間に2外部クロック を挟まなければならない。

【0090】図24は、第4の実施の形態例におけるメ モリ回路を示す図である。図25~28は、第4の実施 の形態例の動作タイミングチャート図である。図25は 20 に導通させて、両初段レジスタ1a,1bの内部コマンドを その基本的動作を、図26は外部クロックECLKの位相 a 側で外部コマンドが入力される動作を、図27は外部ク ロックECLKの位相 b 側で外部コマンドが入力される動作 を、図28は外部クロックECLKの位相a側とb側の両方 でアトランダムに外部コマンドが入力される動作をそれ ぞれ示す。

【0091】このように、第4の実施の形態例では、外 部動作サイクルと内部動作サイクルとの位相関係が2種 類存在する。即ち、図26と図27の2種類である。従 って、図26に示される通り、位相a側で外部コマンド が入力される場合は、7個の外部動作サイクルからなる 拡大サイクル内に生成される8個の内部動作サイクルの うち、2番目の内部動作サイクルがリフレッシュ動作用 に割り当てられる。一方、図27に示される通り、位相 b側で外部コマンドが入力される場合は、8個の内部動 作サイクルのうち、6番目の内部動作サイクルがリフレ ッシュ動作用に割り当てられる。更に、図28に示され る通り、外部コマンドがランダムに入力される場合は、 リフレッシュ動作用の内部動作サイクルをあらかじめ定 めることができない。従って、第4の実施の形態例で は、外部コマンドの入力状況に応じてリフレッシュ動作 用サイクルが決定される。具体的には、リフレッシュコ マンド発生回路20が、2つの連続外部クロックに同期 した外部コマンドの入力状況に応じて、リフレッシュコ マンドの発生を許可する状態になる。

【0092】更に、メモリ回路側は、いずれの位相で外 部コマンドが供給されるか予測できないので、外部コマ ンドを入力するコマンドデコーダ11Aは、外部クロック に同期して、位相a, b側の両方で外部コマンドを入力 して内部コマンドを保持しなければならない。従って、

図24に示される通り、コマンドレジスタ11Bは、外部 クロックの位相 a で入力される外部コマンドに対する内 部コマンドを保持するレジスタ1aと、位相 b の内部コマ ンドを保持するレジスタlbとを有する。これらレジスタ 1a, 1bは、外部クロックECLKを2分周したクロックECLK1 -aとECLK1-bとの同期して、コマンドを保持する。

【0093】これらの初段のレジスタ1a, 1bの内部コマ ンドは、スイッチSW1a, SW1bを介して、後段のレジスタ 2に、内部クロックICLK1に同期して保持される。内部 クロックICLK1は、前述の実施の形態例と同様に外部動 作サイクルの8/7倍の周波数(7/8倍のサイクル) を有する。後段レジスタ2は、例えばOR論理入力を有 し、前段レジスタ1a,1bのいずれか一方に保持された内 部コマンドを保持する。前段レジスタ1a,1bに内部コマ ンドが保持されていない場合は、後段レジスタ2は、内 部コマンドを保持しない。

【0094】コマンドレジスタ11Bをこのような構成に して、図25のコマンドレジスタ1a,1bに記入される通 り、各内部動作サイクルでは、スイッチSW1,SW2を同時 同時に後段レジスタ2に転送する。いずれか一方の位相 a, bで外部コマンドが入力されるので、その一方の内 部コマンドRD, WRが、後段レジスタ2に転送され、制御 回路14により実行される。

【0095】更に、拡大サイクル内の8個の内部動作サ イクルのうち、2番目の内部動作サイクルでは、初段レ ジスタ1bのみを後段レジスタ2に転送する。同様に、 6番目の内部動作サイクルでは、初段レジスタ1aのみを 後段に転送する。そして、リフレッシュコマンド発生回 路20は、後段レジスタ2が何らかの内部コマンドRD,W Rを保持している場合は、リフレッシュコマンドの発生 を禁止され、いずれの内部コマンドRD, WRも保持してい ない場合は、リフレッシュコマンドの発生を許可され

【0096】上記の動作が意味するところは、次の通り である。2番目の内部動作サイクルでは、初段レジスタ 1 b のみを監視するので、外部クロック 1 b で外部コマ ンドが入力しなかった場合は、リフレッシュ動作サイク ルRefに割り当てられることになる。この動作は、図2 40 6に示される。次に、6番目の内部動作サイクルでは、 初段レジスタ1aのみを監視するので、外部クロック5 a で外部コマンドが入力しなかった場合は、リフレッシ ュ動作サイクルRefに割り当てられる。この動作は、図 27に示される。

【0097】そして、通常の内部動作サイクルであって も、外部クロックECLKの両位相a, b で連続して外部コ マンドが入力されない場合も、後段レジスタ2が内部コ マンドを保持しないので、リフレッシュ動作サイクルと して割り当てられる。この動作は、図28に示される。 図28の様に、外部クロックの両位相a, bでランダム

50

に外部コマンドが入力される場合は、外部コマンドの間 に2外部クロックのインターバルが必要になるので、リ フレッシュ動作サイクルとなる内部動作サイクルは多く なる。

【0098】以上の様に、外部コマンドの入力状況に応 じて、内部動作サイクルがリフレッシュ動作サイクルに 割り当てられる。そして、リフレッシュコマンド発生回 路20は、リフレッシュタイマ信号REFTMが発生した時 に、リフレッシュ動作サイクルでリフレッシュコマンド を発生する。

【0099】図26,27,28に示される通り、内部 クロックICLK1は、7個の外部動作サイクル(2外部ク ロックECLKサイクルに該当)に対して、8個生成され る。そして、データバスDB2へのリードデータの出力を 制御する第2の内部クロックICLK2は、第1の内部クロ ックICLK1から遅延すると共に、リフレッシュ動作サイ クルの時のクロックを除いて生成される。更に、出力ラ ッチクロックECLK-Lは、外部コマンドの入力が位相 a か b かに応じて、外部クロックECLKの一方のクロックを、 LK-Lは、従って、外部クロックに同期したクロックであ る。図26では、出力ラッチクロックECLK-Lは、位相a の外部クロックECLKを遅延したクロックであり、図27 では、位相bの外部クロックECLKを遅延したクロックで ある。図28の場合は、両位相の外部クロックの遅延ク ロックが混在する。

【0100】図24に戻り、初段レジスタ1a,1bの何れ かに内部コマンドが保持されると、アドレスレジスタ1 2 C から外部アドレスが入力される。また、初段レジス タ1a、1bの何れかにライトコマンドWRが保持される と、データレジスタ135からライトデータが入力され る。いずれも、有効外部クロックに同期して、外部アド レスとライトデータとが入力されることを意味する。

【0101】図29は、第4の実施の形態例に適用され るクロック発生回路を示す図である。また、図30は、 その動作タイミングチャート図である。図13のクロッ ク発生回路と同様に、8段のシフトレジスタ37と、マ ルチプレクサ38と、位相比較回路41、遅延制御回路 42、及び可変遅延素子D1~D8からなるDLL回路 が設けられる。図13の例と異なるところは、分周器7 Oにより外部クロックECLKから初段レジスタ制御のクロ ックECLK1-a, 1-bが生成されることと、リードコマンド RDが発生した時にNANDゲート71により第2の内部ク ロックICLK2が生成されることと、出力ラッチクロックE CLK-Lが、初段コマンドレジスタの出力のリードコマン ドRD1(a)、RD1(b)が発生した時に、分周外部クロックの タイミングを遅延させて生成されることである。更に、 スイッチ信号Dis-a,bがシフトレジスタ2,6のタイミ ングで生成される。

【0102】図30の動作タイミングチャート図は、外 50 【0106】従って、通常動作状態(CKE=H)の時は、

部コマンドが、外部クロックECLK1の1a、2a、3 a、4b、6aで入力された場合を示す。この場合は、 内部動作サイクル2と6でリフレッシュ動作サイクルに なる。そして、リードコマンドRDに応じて、第2の内 部クロックICLK2が生成され、出力ラッチクロックECLK-Lが生成される。リードコマンドRDが発生しない時 は、リードデータのメモリコアからの出力を制御する第 2の内部クロックICLK2は生成されない。また、出力ラ ッチクロックECLK-Lは、分周された外部クロックECLK1-10 a, 1-bから遅延し、コマンドレジスタ1のリードコマン ドRD1の有無に応じて、生成される。

【0103】図31は、別のクロック発生回路を示す図 である。このクロック発生回路は、図29に示したクロ ック発生回路に対して、スイッチSW11,SW12を追加し て、シフトレジスタ37の選択信号SR3,4に応じてスイ ッチSW11がクロックN2,3,4のうちのいずれかを選択し、 選択信号SR7,8に応じてスイッチSW12がクロックN6,7,8 のいずれかを選択する。

【0104】図32は、図31のクロック発生回路の動 所定時間遅延させて生成される。出力ラッチクロックEC 20 作タイミングチャート図である。図31及び図32に示 される通り、スイッチSW11は、シフトレジスタ37の選 択信号SR3=Hの時はクロックN2を選択し、選択信号SR4=H の時はクロックN4を選択し、それ以外ではクロックN3を 選択する。その結果、図32に示される通り、出力ラッ チクロックECLK-L(1a)は、僅かに位相が進み、内部クロ ックICLK2(1)、ECLK-L(1a)、ICLK2(2)とが重なることな く生成されることになる。同様に、出力ラッチクロック ECLK-L(2a)は、僅かに位相が遅れ、内部クロックICLK2 (3)が発生後に発生するようになる。これにより、リー ドデータがメモリコアからデータバスDB2に出力され、 出力レジスタ134にラッチされる動作マージンを大きく することができる。スイッチSW12も同様の構成と動作で ある。つまり、選択信号SR7=Hの時はクロックN6を 選択し、選択信号SR8=Hの時はクロックN8を選択 し、それ以外ではクロックN7を選択する。

> 【0105】図33は、第4の実施の形態例に適用され るリフレッシュコマンド発生回路とその動作を示す図で ある。図23に示したリフレッシュコマンド発生回路と は、リフレッシュクロックREF-CLKが、内部リードコマ ンドRDとライトコマンドWRに応じて生成される構成が異 なる。即ち、内部動作サイクルの開始を制御する内部ク ロックICLK1が、小さい遅延回路82を経由して、NAND ゲート81に供給される。そして、内部動作コマンドR .D. WRが後段のコマンドレジスタ2から出力されていれ ば、NORゲート80によって、リフレッシュクロックREF -CLKの生成は禁止される。一方、内部動作コマンドRD,W Rが後段のコマンドレジスタ2から出力されていなけれ ば、NORゲート80によって、リフレッシュクロックREF -CLKの生成が許可される。

リフレッシュタイマ信号REFTMが発生後、リフレッシュクロックREF-CLKが生成すれば、リフレッシュコマンドREFが生成され、カウントアップUPが生成される。一方、パワーダウンモード(CKE=L)の時は、リフレッシュタイマ信号REFTMが発生すれば即リフレッシュコマンドREFが生成される。

【0107】前述の通り、図24のコマンドレジスタ11 Bと図33のリフレッシュコマンド発生回路との組み合わせにより、外部コマンドの入力状況に応じて、内部のリフレッシュコマンドREFの発生が許可されることになる。

【0108】図34は、第4の実施の形態例に適用される別のコマンドレジスタ回路を示す図である。図24に示したコマンドレジスタ11Bは、外部クロックECLKの位相a, bに対応して並列に2列の初段コマンドレジスタを設けた。それに対して、図34の回路例では、外部クロックECLKの両位相に同期して内部コマンドを保持するコマンドレジスタを直列(FF1,FF2とFF4,FF5)に設けて、スイッチSW1a,1bの変わりに、ゲートG1,G3を設けた。それぞれのフリップフロップFF3,FF6は、後段のコマンドレジスタ2に対応する。

【0109】図34のコマンドレジスタ回路では、外部 クロックに同期して生成されるクロックECLK1 (分周し ていない) に同期して、コマンドデコーダ11Aがデコー ドして生成した最新のライトコマンドとリードコマンド とを、フリップフロップFF1, FF4にそれぞれラッチす る。更に、フリップフロップFF2, FF5には、1つ前の外 部クロックECLK1に同期してラッチされたコマンドが、 分周内部クロックICLK1に同期してラッチされる。そし て、クロック発生回路35から生成される選択信号Dis に応じて、ゲートG1, G2, G3からなるOR回路により、フ リップフロップFF1, FF2のライトコマンドの論理和か(D is=L)、前段のフリップフロップFF1のライトコマンド か(Dis=H)が、後段フリップフロップFF3に保持され る。リードコマンド側も同様である。アドレス取り込み 信号Aenが内部リードコマンドRD1と内部ライトコマンド WR1の論理和がNORゲート85とインバータによって生成 され、データ取り込み信号Denが内部ライトコマンドWR1 によって生成される。

【0110】図35,36は、図34のコマンドレジス40 夕回路を使用した場合のメモリ回路の動作タイミングチャート図である。図35は、基本動作を示し、図36 は、図28と同じように外部コマンドが外部クロックの位相aとbにランダムに供給された場合の動作を示す。

【0111】図34のコマンドレジスタ回路は、初段のレジスタを並列構成ではなく、直列構成にした。従って、図35に示される通り、フリップフロップFF4,5には、連続する外部クロックECLK1に同期してラッチされたリードコマンドが並ぶことになる。その結果、リードコマンドRD1,RD2は、位相a,bの順番になる場合と、位相 50

b, aの順番になる場合とが、交互に発生する。従って、図34では、スイッチSW1a. 1bの代わりに、常に初段フリップフロップFF1, 4のコマンドRD1, WR1のみを後段フリップフロップFF3, FF6にラッチする。具体的には、スイッチ信号Disが2番目と6番目の内部動作サイクルでHレベルになり、ゲートG1, G2が後段フリップフロップFF2, FF5の出力の伝播を禁止する。このようにすることで、図35に示される通り、2番目の内部動作サイクルでは、位相1b側のコマンドが後段フリップフロップFF106に保持され、6番目の内部動作サイクルでは、位相5a側のコマンドが後段に保持される。つまり、図25の動作と実質的に同じになる。

【0112】図36のランダムに外部コマンドが入力された場合は、太枠に有効な内部コマンドが保持され、内部動作サイクル1,4,7がリフレッシュ動作サイクルに割り当てられる。尚、外部コマンドが外部クロックの位相aで連続して入力される場合は、図26と同様に内部動作サイクル2がリフレッシュ動作サイクルに割り当てられ、外部コマンドが外部クロックの位相bで連続して入力される場合は、図27と同様に内部動作サイクル6がリフレッシュ動作サイクルに割り当てられる。割り当てられたリフレッシュ動作サイクルで、リフレッシュタイマ信号REFTMが発生しておれば、リフレッシュコマンドREFが発生し、その動作が行われる。

【0113】図37は、図34のコマンドレジスタを利 用した場合のクロック発生回路の図である。また、図3 8はその動作タイミングチャート図である。図37のク ロック発生回路は、図29の例と比較すると、スイッチ 信号Disがシフトレジスタ37の2段目と6段目のタイ ミングの論理和として、NORゲート85と後段インバー タにより生成されることと、出力ラッチクロックECLK-L が、リードコマンドRD1が生成される時に、出力クロッ クECLK1を遅延させて生成されることが異なる。図34 のコマンドレジスタを直列回路構成にしたことにより、 出力ラッチクロックECLK-Lの生成回路が簡素化すること ができる。但し、図29の出力ラッチクロック生成回路 でも適用可能である。前述したとおり、2,6番目の内 部動作サイクルでスイッチ信号DisがHレベルになり、 図34の前段フリップフロップFF1, FF4のみが後段フリ ップフロップFF3, FF6に転送される。

【0114】図38の動作タイミングチャート図は、図30と比較すると、分周クロックECLK1-a,1-bが存在せず、初段コマンドレジスタのリードコマンドRD1の保持期間が半分になっていることである。図38での外部コマンドの組み合わせは、図30と同じであり、従って、全体の動作は同じである。即ち、リフレッシュ動作サイクルREFでは、内部クロックICLK2が生成されず、リードコマンドRD1に合わせて、一定の遅延後に出力ラッチクロックECLK-Lが生成される。

【0115】[第5の実施の形態例]第5の実施の形態

(15)

9

例は、外部動作サイクルに対して外部クロックサイクルが1/3の場合、つまり外部クロックの周波数が内部クロックに比較して3倍の場合のメモリ回路である。例えば、外部動作サイクル30nsのメモリデバイスをクロックサイクル10nsのシステムに搭載できるようにする例である。

【0116】図39は、第5の実施の形態例におけるメモリ回路の構成図である。第4の実施の形態例を示す図24と比較すると、図39では、コマンドレジスタ11Bの構成が異なる。図39では、外部クロックECLKが3倍10の周波数を有するので、コマンドレジスタ11Bは、3つの並列の初段レジスタ1a, 1b, 1cとで構成される。その為に、外部クロックECLKを1/3に分周したクロックECLK1-a, b, cが、初段レジスタのコマンド取り込みタイミングを制御する。それ以外の構成は、図24と同じである。

【0117】図40は、図39のメモリ回路の信号の流 れを示し、図41は、外部コマンドが位相a, b, cにラン ダムに入力される場合の動作を示す。これらは、5個の 外部動作サイクルで拡大サイクルが構成され、拡大サイ クル内に、6個の内部動作サイクルが生成される。外部 クロックECLKを1/3分周した3相クロックECLK1-a,b, cに従って、コマンドレジスタ11b内の初段レジスタ1a,1 b, 1cが、順次内部コマンドを保持する。そして、スイッ チSW1a, 1b, 1cにより、位相a, b, cのコマンド全ての論理 和を後段レジスタ2に転送するサイクルと、順次位相組 み合わせをb, c-a, b-c, aと変化させてコマンドの論理 和を転送するサイクルとを、交互に発生する。従って、 図40に示されるとおり、内部サイクル1、3、5では 位相あ、b、cのコマンドの論理和、内部サイクル2, 4, 6 では位相 b c, a b, c a のコマンドの論理和と なっている。全ての論理和を転送するサイクルを複数サ イクル連続させることも可能であるが、図40では紙面 の関係上、最短の1サイクルにしている。

【0118】図40に示される通り、内部動作サイクル 2では、位相1b,1cのコマンドの論理和が後段のレジス 作せ タに転送される。従って、位相 a に同期して最短のサイ ので クルで外部コマンドが入力する場合は、2番目の内部動作サイクルで、リフレッシュ動作サイクルになる。同様 に、位相 b に同期して連続して外部コマンドが入力する 40 る。場合は、6番目の内部動作サイクルがリフレッシュサイ クルになる。また、位相 c に同期して連続して外部コマ ドが入力する場合は、4番目の内部動作サイクルがリ する フレッシュサイクルになる。 は、 は、

【0119】図41は、外部コマンドが位相1a, 2a, 3b, 4b, 5cで入力される場合の動作を示す。コマンドレジスタの太枠に有効な内部コマンドが発生している。従って、後段のコマンドレジスタに有効なコマンドが発生していない内部動作サイクル2, 6で、リフレッシュ動作可能サイクルREFになっている。このタイミングでリフレッ

シュタイマ信号REFTMが発生すれば、リフレッシュコマンド発生回路20がリフレッシュコマンドREFを発生する

【0120】図42は、第5の実施の形態例に適用される別のコマンドレジスタ回路を示す図である。このコマンドレジスタ回路11Bは、初段レジスタが3段直列接続した例であり、2段直列接続した図34に対応する。図42では、リードコマンドが、外部クロックECLKと同期したクロックECLK1に同期して、フリップフロップFF10にラッチされ、順次後段のフリップフロップFF11、FF12に転送される。そして、それらの3つのフリップフロップの出力RD1、RD2、RD3の論理和がゲートG3、G5を経由して、後段レジスタFF13に転送される。また、スイッチ信号DisがHレベルになると、ゲートG3により3段目のフリップフロップFF13の出力RD3が削除されて、残りの出力RD1、RD2の論理和が後段レジスタFF13に転送される。ライトコマンド側も同じ構成、動作である。

【0121】図43は、図42の信号の流れを示す図である。図40と比較すると、各コマンドレジスタのコマンドRD1,2,3を保持する時間が短くなり、外部クロックECLK1に同期して順にシフトしているところが異なる。それ以外は、同じである。図43の場合は、コマンドRD1,2,3が順にシフトしていくので、選択信号Disの位相を選択することにより、コマンドRD1,RD2が位相c,b-b,a-a,cの外部コマンドに対応することになり、図42に示した3つのコマンドRD1,2,3のうち2つのコマンドRD1,2の論理和を取るコマンドレジスタ回路に対応することができる。この場合も、内部動作サイクル2が、連続して位相aで外部コマンドが入力された場合のリフレッシュ動作サイクルになる。

【0122】図44は、外部コマンドが、外部クロック la, 2a, 3b, 4b, 5cに同期して入力した場合の動作を示す図 である。図41に対応する図である。図41と異なるところは、コマンドレジスタ内の有効コマンドを示す太枠 の長さが短い点である。それ以外は同じであり、内部動作サイクル2, 6で有効なコマンドが保持されていないので、そのサイクルがリフレッシュ動作サイクルに割り当てられている。この場合も、リフレッシュタイマ信号が発生していれば、リフレッシュコマンドが生成される。

【0123】第5の実施の形態例を拡張すると、外部動作サイクルのL(Lは4以上)倍の外部クロックに対応するメモリ回路を構成することが可能になる。その場合は、連続するL個の外部クロックに同期して入力される外部コマンドの状況によって、リフレッシュコマンドの発生が許可される。そのときに、リフレッシュタイマ信号が発生してリフレッシュすべき時期であることが示されていれば、実際に内部動作がリフレッシュ動作となる。

50 【0124】 [別のクロック発生回路] 図45,46,

47は、別のクロック発生回路を示す図である。前述の様なこのクロック発生回路は、図45に示される通り、外部クロックECLKのサイクルが外部動作サイクルEcyc及び内部動作サイクルIcycに対して十分短く、外部動作サイクルEcyc及び内部動作サイクルIcycが、外部クロックECLKのサイクルの整数倍になる場合に適用される。図45の例では、外部動作サイクルEcycが外部クロックECLKのサイクルの5倍、内部動作サイクルIcycが同4倍の例である。従って、拡大サイクルLcycは、4つの外部動作サイクルEcyc、5つの内部動作サイクルIcycを有する。この場合、外部コマンドRDは、外部クロックECLKのいずれの立ち上がりエッジにも同期して供給されるが、隣接する外部コマンド間は最低で4外部クロックECLKを挿入する必要がある。

【0125】上記のような場合は、図46に示される通り、クロック発生回路は、可変遅延素子と、位相比較回路と、遅延制御回路とからなるDLL回路を必要としない。つまり、外部クロックECLKをベースにして、内部クロックを生成することができる。

【0126】図46のクロック発生回路は、図13に示 20 したクロック発生回路と比較すると、シフトレジスタ3 7とマルチプレクサ38が設けられていることでは共通 するが、DLL回路は使用していない。その代わりに、外 部クロックECLKから生成したクロックECLK1と、シフト レジスタ90の出力とのAND論理信号N1~N5を生成して いる。図47の動作タイミングチャートに示される通 り、第1のシフトレジスタ90は、外部クロックECLK1 に同期してシフトする。従って、それらのシフト信号と 外部クロックECLK1との論理積をとったクロックN1~N5 は、図13のDLL回路の出力N1~N9と類似する。そこ で、これらのクロックN1~N5を、第2のシフトレジスタ 37の出力で選択することにより、外部クロックECLK1 の4倍のサイクル長を有する内部クロックICLK1を生成 することができる。また、メモリコアからデータバスDB 2にリードデータを出力するタイミングを制御する第2 の内部クロックICLK2は、フリップフロップ91,92,93及 UNANDゲート94を介して、2外部クロック分遅延した タイミングで生成される。

【0128】 [第1の実施の形態の変形例1] 図48 は、第1の実施の形態における変形例のメモリ回路を示す図である。図2-10に示した第1の実施の形態例では、通常動作状態の時は外部クロックに同期して内部コマンドに対応した動作を実行し、リフレッシュコマンドが発行された後は、リフレッシュコマンドに対応した動 50

作と内部コマンドに対応した動作とを外部クロックに非同期で実行する。非同期での動作では、外部コマンドより短いサイクルの内部動作サイクルでメモリアレイ動作が行われ、通常動作時よりも高速動作になっている。

【0129】これに対して、図48の変形例では、外部クロックECLK1より高速のクロックICLK3を発生するクロック発生回路102とスイッチ回路SWとを設けて、通常動作状態では、外部クロックECLKに同期した内部クロックICLK2を生成しそれに同期して内部動作を制御し、10内部でリフレッシュコマンドが発生した後は、外部クロックECLKより高速のクロックICLK3に同期した内部クロックICLK2を生成し、それに同期して内部動作を制御する。内部動作サイクルが外部クロックサイクルに追いついた後は、通常動作状態にもどり、外部クロックECLKに同期した内部クロックICLK2を生成する。

【0130】このような内部動作タイミング用の内部クロックICLK2の切換のために、図48のメモリ回路では、リードコマンドRDとライトコマンドWRとリフレッシュコマンドREFの論理和をとるORゲート10420と、その出力S1がHレベルになるタイミングとを比較する比較器103とを設けている。そして、コマンド受付信号CMDENがHレベルになるタイミングとを比較する比較器103とを設けている。そして、コマンド受付信号CMDENのタイミングが早い間は、通常動作状態と判断され、動作切換信号OSWがLレベルになり、外部クロックECLKに同期したクロックECLK1が内部クロックICLK2として出力される。また、いずれかのコマンドの発生(ORゲート104の出力S1)のタイミングが早い間は、高速動作状態と判断され、動作切換信号OSWがHレベルになり、クロック発生回路102が生成する高速クコックICLK3が内部クロックICLK2として出力される。

【0131】図49は、図48の変形例の動作タイミングチャート図である。この例では、リードコマンドRDが外部クロックECLK1に同期して入力する。それに応答して、コマンドレジスタ11がリードコマンドを保持すると共に出力する。また、リフレッシュタイマ21が所定の周期で発生するリフレッシュタイマ信号REFTMに応答して、リフレッシュコマンド発生回路20がリフレッシュコマンドREFを発生する。一方、制御回路14は、コマンドに対応する内部動作が終了するたびにコマンド受付信号CMDFNを発生し、次のコマンドの受付を行う

【0132】そこで、比較器103は、コマンド受付信号CMDENの立ち上がりエッジと、リードコマンドRD、ライトコマンドWR及びリフレッシュコマンドREFの立ち上がりエッジ(又はHレベル開始時)とのタイミングを比較し、コマンド受付信号CMDENが早ければ動作切換信号OSWをLレベルにし通常動作モードとし、コマンドのタイミングが早ければ動作切換信号OSWをHレベルにして高速動作モードにする。つまり、この切換信号OSWに応じて、切換回路SWが外部クロックECLK1か高速クロックICLK2かを選択し、内部クロックICLK2として出力

(17)

30

32

する。制御回路14は、この内部クロックICLK2に同期 してメモリコア15を制御する。但し、リードデータの 出力タイミングやライトデータの入力タイミングは、外 部クロックECLK1に同期して行われる。

【0133】図49の例では、リードコマンドRD-0A~RD-A2までは通常動作状態であり、外部クロックECLK1に同期した内部クロックICLK2が生成されるが、リフレッシュコマンドREFが発生した後は、高速動作状態になり、高速クロックICLK3に同期した内部クロックICLK2が生成されている。やがて、リードコマンドRD-A7で内部動作サイクルが外部クロックサイクルに追いついて、リードコマンドRD-A8以降は、通常動作状態に戻っている。

【0134】 [第1の実施の形態の変形例2] 図50 は、更に第1の実施の形態における別の変形例のメモリ 回路を示す図である。この変形例のメモリ回路は、外部 クロックが供給されないで、非同期で動作するダイナミ ックランダムアクセスメモリである。かかる非同期型の DRAMに、第1の実施の形態の動作が適用される。

【0135】非同期型のDRAMは、外部コマンドを供給できる最小外部コマンド間隔がスペックに定められている。従って、メモリコントローラは、このスペックで定められた最小外部コマンド間隔より狭い時間間隔で外部コマンドを供給することはできない。そして、メモリ回路は、外部コマンドを受信してから内部のメモリ動作を行い、リードデータを出力する。リードコマンドを入力してからリードデータが出力されるまでのアクセスタイムが、スペックで定められている。従って、メモリコントローラは、外部コマンドを与えてから、上記アクセスタイムより遅れたタイミングでリードデータを取得する。リードデータを取得した時点で、メモリコントローラは、リードデータを取得した時点で、メモリコントローラは、リードデータ取得を示す通知信号をメモリ回路に返信する。

【0136】第1の実施の形態例は、通常動作時には、外部コマンドに応答して動作し、内部リフレッシュコマンドが発生した時は、外部コマンドサイクルより短く外部クロックに非同期の内部動作サイクルで動作する。従って、通常動作時は低速動作モードで動作し、内部リフレッシュコマンドが発生した時は高速動作モードで動作する。この動作を、非同期型DRAMに適用することは容易40である。

【0137】図50に示した変形例のメモリ回路は、図2のメモリ回路と比較すると、クロックバッファ10が設けられていない。そして、出力タイミング信号SOUTを生成する遅延回路100が新たに設けられている。この出力タイミング信号SOUTに応答してデータI/Oバッファ・レジスタ13が、リードデータを出力する。この遅延回路の遅延時間が、前述のアクセスタイムに対応する。それ以外の構成は、図2と同じである。

【0138】制御回路14は、図4に示したものと同じ 50 のメモリアレイ動作は、リードコマンドRD(AO)のタイミ

であり、コマンドに対応した制御信号を発生してメモリ アレイでの動作が終了すると、コマンド受付信号CMDEN を生成し、次のコマンドを取得して対応する制御信号を 発生する。そして、本変形例では、内部動作サイクルに 対応するメモリアレイでの動作期間が、最小外部コマン ド間隔より短く設計されている。その結果、通常動作で は、外部コマンドの入力タイミングに同期して内部動作 サイクルを繰り返すことができる。一方、内部でリフレ ッシュコマンドが発生した時は、外部コマンドの入力タ 10 イミングに同期せずに内部動作サイクルを連続して実行 する。つまり、通常動作では、外部コマンドタイミング に同期して低速動作モードとなり、内部リフレッシュコ マンドが発生すると、内部動作サイクルに従って高速動 作モードとなる。そして、内部動作サイクルが外部コマ ンドタイミングに追いついたら、低速動作モードに戻 る。

【0139】図51は、変形例の動作を示すタイミング チャートである。図51(A)が通常動作時であり、外 部コマンドのタイミングに同期した低速動作モードであ る。図示されるとおり、メモリアレイでの動作期間tmca は、最小外部コマンド間隔tecmdよりも短くなるように 設計されている。従って、内部動作サイクルであるメモ リアレイ動作が、外部コマンドに同期して開始すると、 次の外部コマンドが供給されるより前にその動作が終了 する。メモリアレイ動作の終了に応答して、コマンド受 付信号CMDENがHレベルに立ち上がるが、その時点で は、次の外部コマンド (RD, WR)は供給されていない。所 定の時間経過後に、次の外部コマンドが供給されると、 それに応答して次のメモリアレイ動作が開始する。非同 期型DRAMであっても、内部動作サイクルtmcaが最小外部 コマンド間隔tecmdより短いので、通常動作では、内部 動作サイクルが外部コマンドのタイミングに同期して繰 り返すことができる。

【0140】図51(B)は、内部リフレッシュコマンドREFが発生した時の外部コマンドタイミングに同期しない高速動作モードである。内部リフレッシュ動作が割り込まれたため、メモリアレイ動作が次の外部コマンドのタイミングまでに終了することができない。従って、次のメモリアレイ動作は、コマンド受付信号CMDENの立ち上がりに応答して連続して実行される。つまり、次の外部コマンドのタイミングを待つことなく、内部動作サイクルが連続して実行される。

【0141】図52は、変形例における通常動作から内部リフレッシュコマンドが発生して高速動作モードに移行する場合の動作タイミングチャート図である。図5の動作タイミングチャート図からクロックCLK1を除いたものと同じである。最初のリードコマンドRD(A0)が発生した時は、既に前のメモリアレイ動作が終了してコマンド受付信号CMDENはHレベルになっている。従って、内部のメモリアレイ動作け、リードコマンドRD(A0)のタイミ

ングに応答して開始する。これがサイクル1である。メ モリアレイ動作は、前述のとおり、ワード線駆動(制御 信号φWL)、センスアンプ活性化(制御信号φLE)、コ ラムゲート選択(制御信号φCL)、そしてプリチャージ (φPRE)で構成される。プリチャージ制御信号φPREが 発生すると、コマンド受付信号CMDENがHレベルにな る。

【0142】図52の例では、最初のリード動作実行中 にリフレッシュタイマREFTMがHレベルになり、内部リ フレッシュのタイミングになったことを通知している。 それに応答して、内部リフレッシュコマンドREF(Aa)が 発生している。そして、最初のリードコマンドに対応す るメモリアレイ動作が終了してコマンド受付信号CMDEN がHレベルになった時点では、すでにリフレッシュコマ ンドREF(Aa)が発生しており、即座にリフレッシュコマ ンドに対応するリフレッシュ動作が開始する。これがサ イクル2である。リフレッシュ動作は、コラムゲート選 択が伴わないリード動作と同じである。

【0143】更に、内部でリフレッシュ動作中に、次の リードコマンドRD(A1)が供給されているので、リフレッ 20 シュ動作が終了すると、続けて内部のリード動作が開始 する。これがサイクル3である。

【0144】図53は、変形例における低速動作モード と高速動作モードの動作タイミングチャート図である。 この図は、図6からクロックCLK1を除いたものと同じで ある。即ち、クロック非同期のDRAMであり、外部コマン ドCMDは、最小外部コマンド間隔以上の間隔で供給さ れ、外部コマンドの供給から一定の遅延時間DELAY後に リードデータがDQ端子から出力される。図53の例で は、最初の3つのリードコマンドRD-A0~A2までは、外 部コマンドに同期して内部動作が実行される低速動作モ ードである。そして、リフレッシュコマンドREFが発生 した後のリードコマンドRD-A4~A7までが、内部動作サ イクルで動作が繰り返される高速動作モードである。内 部動作サイクルが外部コマンドのタイミングに追いつく と、リードコマンドRD-A8以降は、外部コマンドに同期 した低速動作モードに戻っている。

【0145】以上のとおり、第1の実施の形態において は、外部コマンドが外部クロックに同期して供給されて いる場合でも、外部クロックに非同期に供給されている 40 場合でも、内部動作サイクルを外部動作サイクルまたは 最短外部コマンドサイクルより短くしておくことによ り、内部で発生するリフレッシュコマンドを通常コマン ド(リードやライト)の間に割り込ませて実行すること ができる。

【0146】以上の実施の形態例をまとめると次の付記 の通りである。

【0147】(付記1)リフレッシュ動作を必要とする メモリ回路において、メモリセルを有するメモリコアと

第1の内部コマンドを生成する第1の回路と、前記クロ ックサイクルより大きい所定のリフレッシュサイクル で、内部にリフレッシュコマンドを生成する第2の回路 と、前記第1の内部コマンドに従って、対応する制御を クロック同期動作で実行し、前記リフレッシュコマンド が発行されると、当該リフレッシュコマンドに対応する 制御と、前記第1の内部コマンドに対応する制御とをク ロック非同期動作で順次実行するメモリ制御回路とを有 することを特徴とするメモリ回路。

【0148】(付記2)付記1において、前記第1の回 路は、前記供給コマンドに対応する前記第1の内部コマ ンドを保持し、前記メモリ制御回路は、動作サイクル終 了時に内部コマンド受付信号を生成し、当該内部コマン ド受付信号に応答して、前記第1の内部コマンドまたは リフレッシュコマンドを受け付け、対応する制御を実行 することを特徴とするメモリ回路。

【0149】(付記3)付記2において、前記メモリ制 御回路は、前記第1の内部コマンドの受け付けに応答し て、前記第1の回路のコマンドをリセットし、前記リフ レッシュコマンドの受付に応答して、前記第2の回路の コマンドをリセットすることを特徴とするメモリ回路。

【0150】(付記4)付記2において、前記メモリ制 御回路は、前記内部コマンド受付信号が発生した時に前 記第1の内部コマンドまたはリフレッシュコマンドが発 生していれば、当該コマンドに対応する制御をクロック 非同期動作で実行し、前記内部コマンド受付信号が発生 した時に前記第1の内部コマンドまたはリフレッシュコ マンドが発生していなければ、当該コマンドが発生する のを待ち、その後発生したコマンドに対応する制御を実 30 行することを特徴とするメモリ回路。

【0151】(付記5)付記1乃至4のいずれかにおい て、更に、タイマー回路を有し、前記第2の回路は、該 タイマー回路が生成するリフレッシュタイミング信号に 基づいて、前記リフレッシュコマンドを生成することを 特徴とするメモリ回路。

【0152】(付記6)集積回路装置において、クロッ クに同期して供給されたコマンドを受信し内部に第1の 内部コマンドを生成する第1の回路と、前記クロックサ イクルより大きい所定のサイクルで、内部に第2のコマ ンドを生成する第2の回路と、前記第1の内部コマンド に従って、対応する制御をクロック同期動作で実行し、 前記第2のコマンドが発行されると、当該第2のコマン ドに対応する制御と、前記第1の内部コマンドに対応す る制御とをクロック非同期動作で順次実行する内部回路 とを有することを特徴とする集積回路装置。

【0153】(付記7)リフレッシュ動作を必要とする メモリ回路において、メモリセルを有するメモリコアと M(M≥2)回の外部動作サイクルに対して、Mより多 いN (M<N<2M) 回の内部動作サイクルを有するメ クロックに同期して供給されたコマンドを受信し内部に 50 モリ制御回路と、リフレッシュコマンドを発生するリフ

レッシュコマンド発生回路とを有し、前記N回の内部動 作サイクルは、前記外部動作サイクルに対応する外部コ マンドを実行する第1の内部動作サイクルと、前記リフ レッシュコマンドを実行する第2の内部動作サイクルと を有することを特徴とするメモリ回路。

【0154】(付記8)付記7において、更に、前記外 部動作サイクルを画定する外部クロックに従って、前記 内部動作サイクルを画定する内部クロックを生成する内 部クロック発生回路を有し、前記外部コマンドは、前記 外部クロックに同期して入力され、前記内部動作サイク ルは、前記内部クロックに同期していることを特徴とす るメモリ回路。

【0155】(付記9)付記8において、リードデータ の出力及びライトデータの入力は、前記外部クロックに 同期して行われ、当該リードデータの前記メモリコアか らの出力及びライトデータの前記メモリコアへの入力 は、前記内部クロックに同期して行われることを特徴と するメモリ回路。

【0156】(付記10)付記8において、前記内部ク ロック発生回路は、前記M個の外部クロックに対して、 前記N個の内部クロックを発生し、当該N個の内部クロ ックは、前記第1の内部動作サイクルを制御する第1の 内部クロックと、前記第2の内部動作サイクルを制御す る第2の内部クロックとを有し、前記メモリ制御回路 は、前記内部で発生するリフレッシュコマンドに応答し て、前記第2の内部クロックに同期してリフレッシュ動 作を実行することを特徴とするメモリ回路。

【0157】(付記11)付記8において、前記内部ク ロック発生回路は、前記M個の外部クロックに対して、 前記N個の内部クロックを発生し、当該N個の内部クロ ックは、前記第1の内部動作サイクルを制御する第1の 内部クロックと、前記第2の内部動作サイクルを制御す る第2の内部クロックとを有し、更に、所定のリフレッ シュサイクルで生成されるリフレッシュタイマ信号と前 記第2の内部クロックに応答して、前記リフレッシュコ マンドを生成するリフレッシュコマンド発生回路を有 し、前記メモリ制御回路は、前記リフレッシュコマンド に応じてリフレッシュ動作を実行することを特徴とする メモリ回路。

記外部クロックが入力されないパワーダウンモードを有 し、当該パワーダウンモード時には、前記メモリ制御回 路は、所定のリフレッシュサイクルで生成されるリフレ ッシュタイマ信号に応答して、前記内部クロックにかか わらず、前記リフレッシュ動作を実行することを特徴と するメモリ回路。

【0159】(付記13)付記11において、更に、前 記外部クロックが入力されないパワーダウンモードを有 し、前記リフレッシュコマンド発生回路は、前記リフレ ッシュタイマ信号に応答して、前記第2の内部クロック 50 メモリ制御回路と、リフレッシュコマンドを発生するリ

にかかわらず、前記リフレッシュコマンドを生成するこ とを特徴とするメモリ回路。

【0160】(付記14)付記7,8,9のいずれかに おいて、前記メモリ制御回路は、前記リフレッシュコマ ンドに対応する制御を、複数の第2の内部動作サイクル に分割して行うことを特徴とするメモリ回路。

【0161】(付記15)付記14において、前記複数 の第2の内部動作サイクルは、所定数の連続する第1の 内部動作サイクルを間に挟んでいることを特徴とするメ モリ回路。

【0162】(付記16)付記14において、前記複数 の第2の内部動作サイクルは、所定数の連続する第1の 内部動作サイクルを間に挟んでいて、前記第2の内部動 作サイクルは、前記第1の内部動作サイクルより短いこ とを特徴とするメモリ回路。

【0163】(付記17)付記14において、前記メモ リコアは、被リフレッシュメモリセルのデータを一時的 に保持するデータレジスタを有し、前記メモリ制御回路 は、最初の第2の内部動作サイクルで前記被リフレッシ ュメモリセルのデータを読み出して前記データレジスタ に保持し、次の第2の動作サイクルで前記データレジス タ内に保持されたデータを前記被リフレッシュメモリセ ルに再書き込みすることを特徴とするメモリ回路。

【0164】(付記18)付記17において、前記最初 の第2の内部動作サイクルにおけるアドレスと、後続す る第1の内部動作サイクルにおけるアドレスが一致する 場合は、当該後続する第1の内部動作サイクルにおい て、前記データレジスタが保持するデータに従って、読 み出しまたは再書き込みが行われることを特徴とするメ モリ回路。

【0165】(付記19)クロックに同期して動作する 集積回路装置において、M(M≥2)回の外部動作サイ クルに対して、Mより多いN (M<N<2M) 回の内部 動作サイクルを有する内部回路を有し、前記N回の内部 動作サイクルは、前記外部動作サイクルに対応する外部 コマンドを実行する第1の内部動作サイクルと、内部コ マンドを実行する第2の内部動作サイクルとを有するこ とを特徴とする集積回路装置。

【0166】(付記20)付記19において、更に、前 【0158】(付記12)付記10において、更に、前 40 記外部動作サイクルを画定する外部クロックに従って、 前記内部動作サイクルを画定する内部クロックを生成す る内部クロック発生回路を有し、前記外部コマンドは、 前記外部クロックに同期して入力され、前記内部動作サ イクルは、前記内部クロックに同期していることを特徴 とする集積回路装置。

> 【0167】(付記21)リフレッシュ動作を必要とす るメモリ回路において、メモリセルを有するメモリコア とM (M≥2) 回の外部動作サイクルに対して、Mより 多いN(M<N<2M)回の内部動作サイクルを有する

38

フレッシュコマンド発生回路とを有し、前記N回の内部 動作サイクルは、前記外部動作サイクルに対応する外部 コマンドを実行する第1の内部動作サイクルと、前記リ フレッシュコマンドを実行する第2の内部動作サイクル とを有し、前記リフレッシュコマンドを発生 外部コマンドに応じて前記リフレッシュコマンドを発生 することを特徴とするメモリ回路。

【0168】(付記22)付記21において、前記外部 クロックの周波数が、前記外部動作サイクルよりも高 く、当該外部クロックに従って前記内部動作サイクルを 画定する内部クロックを生成する内部クロック発生回路 を有し、前記外部コマンドは、前記外部動作サイクル以 上のサイクルで供給され、更に、前記外部クロックに同 期して入力されることを特徴とするメモリ回路。

【0169】(付記23)付記22において、前記リフレッシュコマンド発生回路は、所定数の前記外部クロックに同期して入力される外部コマンドの組み合わせに応じて、前記リフレッシュコマンドの発生を許可することを特徴とするメモリ回路。

【0170】(付記24)付記22において、前記リフレッシュコマンド発生回路は、所定数の連続する前記外部クロックのうち何れかの外部クロックに同期して前記外部コマンドが入力されない時に、前記リフレッシュコマンドの発生を許可することを特徴とするメモリ回路。

【0171】(付記25)付記22において、前記外部コマンドの周波数が、前記外部動作サイクルのL倍の場合に、前記リフレッシュコマンド発生回路は、前記L個の連続する外部クロックのうち何れか(L-1)個の外部クロックに同期して前記外部コマンドが入力されない時に、前記リフレッシュコマンドの発生を許可し、更に、前記M個の外部動作サイクル内において、前記(L-1)個の外部クロックの組み合わせが循環することを特徴とするメモリ回路。

【0172】(付記26)付記22において、前記外部コマンドの周波数が、前記外部動作サイクルのL倍の場合に、更に、最新の前記L個の外部クロックにおける前記外部コマンドを保持し、該保持した外部コマンドに従って、対応する内部コマンドを発生する内部コマンドレジスタを有し、前記内部コマンドレジスタは、前記N回の内部動作サイクルの間での所定のサイクルにおいて、前記L個の保持した外部コマンドのうち、一部のサイクルの保持外部コマンドを無視して、前記内部コマンドを発生することを特徴とするメモリ回路。

【0173】(付記27)付記26において、前記リフレッシュコマンド発生回路は、前記内部コマンドレジスタが発生する内部コマンドに応じて、前記リフレッシュコマンドの発生を許可することを特徴とするメモリ回路。

【0174】(付記28)付記26において、前記リフレッシュコマンド発生回路は、前記内部コマンドレジス 50

タが発生する内部コマンドが存在しない時に、前記リフ レッシュコマンドの発生を許可することを特徴とするメ モリ回路。

【0175】(付記29)付記23乃至28のいずれかにおいて、前記リフレッシュコマンド発生回路は、所定のタイミングで発生するリフレッシュタイマ信号の発生に応答して、前記リフレッシュコマンド発生許可状態の時に、前記リフレッシュコマンドを発生することを特徴とするメモリ回路。

【0176】(付記30) リフレッシュ動作を必要とするメモリ回路において、メモリセルを有するメモリコアと外部クロックに同期して供給されたコマンドを受信し内部に第1の内部コマンドを生成する第1の回路と、前記外部クロックサイクルより大きい所定のリフレッシュサイクルで、内部にリフレッシュコマンドを生成する第2の回路と、前記外部クロックに同期した第1の内部動作サイクルと、当該第1の内部動作サイクルより短い第2の内部動作サイクルとを有し、前記第1の内部コマンドに対応する制御を前記第1の内部動作サイクルで実行し、前記リフレッシュコマンドが発行された時、当該リフレッシュコマンドに対応する制御と、前記第2の内部動作サイクルで順次実行するメモリ制御回路とを有することを特徴とするメモリ回路。

【0177】(付記31)付記30において、更に、前記第1の内部コマンドまたはリフレッシュコマンドの発生タイミングより内部動作の終了タイミングが早い間は、前記メモリ制御回路は、前記第1の内部動作サイクルで対応する制御を実行し、前記内部動作の終了タイミングより前記第1の内部コマンドまたはリフレッシュコマンドの発生タイミングが早い間は、前記メモリ制御回路は、前記第2の内部動作サイクルで対応する制御を実行することを特徴とするメモリ回路。

【0178】(付記32)クロックに同期して動作する集積回路装置において、外部から受信したコマンドに従い内部に第1の内部コマンドを生成する第1の回路と、外部動作サイクルより長いサイクルで内部に第2の内部コマンドを生成する第2の回路と、前記外部動作サイクルに同期して内部動作を実行する第1の内部動作サイクルと、当該第1の内部動作サイクルより短いサイクルで内部動作を実行する第2の内部動作サイクルとを有する内部回路とを有し、前記内部回路は、通常は第1の内部動作サイクルで前記第1の内部コマンドに対応する動作を実行し、該第2の内部コマンドが発生したら所定の期間該第2の動作サイクルで前記第1及び第2の内部コマンドに対応する動作を実行することを特徴とする集積回路装置。

【0179】(付記33) リフレッシュ動作を必要とするメモリ回路において、メモリセルを有するメモリコアと最小外部コマンドサイクル以上の間隔で供給される外

部コマンドを受信し、内部に第1の内部コマンドを生成する第1の回路と、前記最小外部コマンドサイクルより長いリフレッシュサイクルで、内部にリフレッシュコマンドを生成する第2の回路と、前記最小外部コマンドサイクルより短い内部動作サイクルで前記第1の内部コマンドに対応する内部動作を実行するメモリ制御回路とを有し、前記メモリ制御回路は、前記内部動作サイクルの終了が前記外部コマンドのタイミングより早い場合は、当該外部コマンドのタイミングに応答して前記第1の内部コマンドに対応する内部動作を実行し、前記リフレッシュコマンドが発行されると、当該リフレッシュコマンドと前記第1の内部コマンドに対応する内部動作を前記内部動作サイクルで順次実行することを特徴とするメモリ回路。

【0180】(付記34)付記33において、前記メモリ制御回路は、前記内部動作サイクルの終了時に、前記第1の回路が発生した第1の内部コマンドまたは前記第2の回路が発生したリフレッシュコマンドを受付し、対応する内部動作を実行することを特徴とするメモリ回路.

【0181】以上、本発明の保護範囲は、上記の実施の 形態例に限定されるものではなく、特許請求の範囲に記 載された発明とその均等物にまで及ぶものである。

[0182]

【発明の効果】以上、本発明によれば、クロック同期型の集積回路において、外部からの命令に対応しない所定の内部動作サイクルを自発的に生成して実行することができるので、外部コントローラの制御を容易にすることができる。

【0183】また、本発明によれば、リフレッシュを必 30 要とするメモリ回路において、通常動作状態でも、外部 コントローラからリフレッシュコマンドを与えることなく、内部で自動的にリフレッシュ動作サイクルを生成することができる。

【図面の簡単な説明】

【図1】従来のメモリ回路の構成図である。

【図2】第1の実施の形態例におけるメモリ回路の全体 構成図である。

【図3】クロック同期動作とクロック非同期動作を示す図である。

【図4】メモリ制御回路14の構成例を示す図である。

【図5】リフレッシュコマンドが発生した時のクロック 同期動作からクロック非同期動作に移行する場合を示す タイミングチャート図である。

【図6】第1の実施の形態例におけるクロック同期動作 とクロック非同期動作とを示すタイミングチャート図で ある。

【図7】より低速の外部クロックの場合のクロック同期 動作とクロック非同期動作とを示すタイミングチャート 図である。 【図8】更に低速の外部クロックの場合のクロック同期 動作とクロック非同期動作とを示すタイミングチャート 図である。

40

【図9】外部クロックCLK1のサイクルに比較して内部動作サイクルが2倍長い場合のクロック同期動作とクロック非同期動作とを示すタイミングチャート図である。

【図10】第2の実施の形態例におけるメモリ回路の構成図である。

【図11】第2の実施の形態例のメモリ回路の動作タイミングチャート図である。

【図12】リードコマンドとライトコマンドとが混在する場合の動作タイミングチャート図である。

【図13】クロック発生回路の回路図である。

【図14】クロック発生回路の動作タイミングチャート 図である。

【図15】リフレッシュコマンド発生回路とその動作タイミングチャートとを示す図である。

【図16】第3の実施の形態例におけるメモリ回路の構成図である。

20 【図17】第3の実施の形態例のリフレッシュ動作を説明する図である。

【図18】第3の実施の形態例のリフレッシュ動作を説明する図である。

【図19】第3の実施の形態例の動作タイミングチャート図である。

【図20】第3の実施の形態例に適用するクロック発生 回路を示す図である。

【図21】クロック発生回路の動作タイミングチャート 図である。

0 【図22】第3の実施の形態例に適用するリフレッシュ コマンド発生回路とその動作タイミングチャートを示す 図である。

【図23】パワーダウン状態でのリフレッシュコマンド 発生回路とその動作タイミングチャートを示す図であ る。

【図24】第4の実施の形態例におけるメモリ回路を示す図である。

【図25】第4の実施の形態例の動作タイミングチャート図である。

【図26】第4の実施の形態例の動作タイミングチャート図である。

【図27】第4の実施の形態例の動作タイミングチャート図である。

【図28】第4の実施の形態例の動作タイミングチャート図である。

【図29】第4の実施の形態例に適用されるクロック発生回路を示す図である。

【図30】図29のクロック発生回路の動作タイミング チャート図である。

50 【図31】第4の実施の形態例に適用される別のクロッ

ク発生回路を示す図である。

【図32】図29のクロック発生回路の動作タイミング チャート図である。

41

【図33】第4の実施の形態例に適用されるリフレッシ ュコマンド発生回路とその動作を示す図である。

【図34】第4の実施の形態例における別のコマンドレ ジスタ回路を示す図である。

【図35】図34のコマンドレジスタ回路を使用した場 合のメモリ回路の動作タイミングチャート図である。

【図36】図34のコマンドレジスタ回路を使用した場 10 【符号の説明】 合のメモリ回路の動作タイミングチャート図である。

【図37】図34のコマンドレジスタを利用した場合の クロック発生回路の図である。

【図38】図37のクロック発生回路の動作タイミング チャート図である。

【図39】第5の実施の形態例におけるメモリ回路の構 成図である。

【図40】図39の信号の流れを示す図である。

【図41】図39の動作タイミングチャート図である。

【図42】第5の実施の形態例における別のコマンドレ 20 ジスタ回路の図である。

【図43】図42の信号の流れを示す図である。

【図44】図42の動作タイミングチャート図である。

【図45】別のクロック発生回路が適用される外部動作 サイクルと内部動作サイクルとの関係を示す図である。

【図46】別のクロック発生回路を示す図である。

【図47】図46のクロック発生回路の動作タイミング チャート図である。

【図48】第1の実施の形態における変形例のメモリ回 路を示す図である。

【図49】図48の変形例の動作タイミングチャート図 である。

【図50】第1の実施の形態における別の変形例のメモ リ回路を示す図である。

42

【図51】変形例の動作を示すタイミングチャートであ

【図52】変形例における通常動作から内部リフレッシ ュコマンドが発生して高速動作モードに移行する場合の 動作タイミングチャート図である。

【図53】変形例における低速動作モードと高速動作モ ードの動作タイミングチャート図である。

1 1 コマンドデコーダ、コマンドレジスタ(11 B)

1 2 アドレスバッファ、アドレスレジスタ

1 3 データ入出力バッファ、データ入出力レジ

スタ

14 制御回路、メモリ制御回路

1 5 メモリコア

20 リフレッシュコマンド発生回路

2 1 リフレッシュタイマ

3 5 クロック発生回路

5 0 アドレス比較器

ECLK 外部クロック

ECLK1 外部クロック同期のクロック

ICLK1, 2, 3 内部クロック

ICLK-L 出力ラッチクロック

CMD 外部コマンド

RD, WR 内部コマンド、リードコマンド、ライトコ

マンド


REF-CLK リフレッシュクロック

30 REFTM リフレッシュタイマ信号


> リフレッシュコマンド REF

【図1】


従来例




[図2]




【図3】




【図4】







[図6]




【図7】




【図8】




【図9】




【図10】




【図15】




【図11】




【図12】







【図14】




【図16】




【図1.7】






【図18】


第3の実施の形態のリフレッシュを説明する図(2)




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】



[図28]




【図29】




【図40】

第5の実施の形態の信号の流れ




外部動作サイクル = 外部CLK 3サイクル


【図30】




【図31】




【図32】




【図33】




第4の実施の形態の別のコマンドレジスタの回路




【図35】




【図36】




【図37】






【図39】




【図41】

第5の実施の形態の動作




【図42】

別のコマンドレジスタ回路




【図45】

外部動作サイクルと内部動作サイクルがそれぞれ外部クロックサイクルの整数倍になる場合




【図43】

図42の信号の流れ



【図44】


図42の動作



Dieにより動作サイクル 2、4、6 においてRD3を無視する。


【図46】

可変遷延素子を用いないクロック発生回路例




【図47】






[図48]




【図49】

第1の実施の形態の変形例(1)




【図50】

第1の実施の形態の変形例(2)




【図51】



,


【図52】

第1の実施の影響の変形例(2)



【図53】

第1の実施の形態の変形例(2)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)